- 本课程为精品课，您可以登录eeworld继续观看：
- 串口通信实验教程
- 登录
- 时长：1小时1分53秒
- 日期：2021/12/26
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
TI C6000 优化进阶：循环最重要！
- [align=left][color=rgb(69, 69, 69)][b]1. C6000流水线（Pipeline）[/b][/color][/align][align=left][color=rgb(69, 69, 69)]一个指令的处理过程并不是一步完成，它被分为三个阶段：取指（Fetch）、译码（Decode）、执行（Excute）。将每一个阶段放入独立的流程车间处理，形成流水线式的处理过
-
Jacktang
微控制器 MCU
-
AT90CAN128复位问题
- 我采用的是ICCAVR7.22进行编译，AVRStudio4.18进行调试，仿真器为JTAG_MKII，编写程序只包含一个timer0溢出中断，软仿真时复位后程序从0x00000000开始执行，用仿真版进行调试时程序从0x0000001C开始执行，不知道什么原因？编译环境有问题？编译器设置问题？希望大家帮帮忙，谢谢。
-
emyhx
Microchip MCU
-
DSP通过XINTF与外部CPLD进行通讯问题
- DSP读取CPLD的数据不成功，即DSP读取的数据倒是外部地址的值，但是那个只是DSP初始化的时候的值，好像外部CPLD并没有给DSP发送任何数据，所以总线上的数值，在DSP看来是没有变化的，倒是读到的数据不是想要的数据。比如我CPLD通过地址0x800给DSP发送“01010101”数据，但是DSP么有收到数据，发送数据的前提是要DSP主动开始读地址0x4800地址的时候，即XZCS0和XRD的
-
nealfei
DSP 与 ARM 处理器
-
Help！FPGA
- Modelsim 中写了个测试文件，出现如下错误，那位大神能解决一下啊！** Error: C:/altera/91/modelsim_ase/exise/work/test.vt(49): Undefined variable: KF_Filter.** Error: C:/altera/91/modelsim_ase/exise/work/test.vt(49): near "U1": syn
-
mengfk11
FPGA/CPLD
-
ARM系列处理器应用技术完全手册
- 本书为华清远见嵌入式系统培训中心培训教材，可以在书店买到。ARM系列处理器应用技术完全手册，很值得收藏.下载：
-
Benjoy
嵌入式系统
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论