- 本课程为精品课，您可以登录eeworld继续观看：
- PS2健盘实验
- 登录
- 时长：11分20秒
- 日期：2021/12/26
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
max743 +vo输出不正常（-0.28），怎么回事？
- 用max743电源芯片设计一个5v转正负15v的电路，电路原理图如下：一开始有负载的情况下，用电压表测了下T4 T3,T4显示-14.53，T3则显示-0.28，正常情况下T3应该显示为+14.5左右吧！之后我把芯片焊下来焊到另一块空板子上（空载）时，C5 C16两个接到电源上的钽电容（100uf/16v）老是爆炸，而且T3仍然不正常。后来我把这俩钽电容换成10uf/16v的，T4 T3均显示正常
-
pydacheng
电源技术
-
关于CreateControl问题
- RECT rectClient;GetClientRect(&rectClient);CLSIDclsid = { 0xca8a9780, 0x280d, 0x11cf, { 0xa2, 0x4d, 0x44, 0x45, 0x53, 0x54, 0x0, 0x0} };if(!m_wndPdf.CreateControl(clsid, NULL, WS_VISIBLE, rectClient,
-
filter
嵌入式系统
-
求ACPI关机汇编代码
- 在windows下用基于ACPI的汇编程序关闭计算机，有人懂吗，请高手指点。
-
mostimes
嵌入式系统
-
C2000上电引导模式解析
- [i=s] 本帖最后由 fish001 于 2017-9-23 18:10 编辑 [/i][align=left][color=#000][size=4]在使用C2000的时候，经常遇到工程师说芯片仿真能够运行，但是单机跑却不能跑起来；或者在调试时，复位芯片 > run，发现程序不能跑起来。这其中的原因主要是没有了解C2000的引导模式设置。另外当我们想通过其他方式去引导芯片启动的时候，往往也需要
-
fish001
微控制器 MCU
-
【CN0232】将集成VCO和外部PLL电路的频率合成器杂散输出降至最低
- 电路功能与优势图1所示电路使用带集成式VCO和外部PLL的ADF4350 频率合成器，通过隔离PLL频率合成器电路与VCO电路将杂散输出降至最低。集成PLL和VCO的器件可从数字PLL电路馈通至VCO，由于PLL电路靠近VCO，会导致较高的杂散电平。图1所示电路使用完全集成的小数N分频PLL和VCOADF4350，配合ADF4153PLL使用时，它可产生137.5MHz至4400MHz范围内的频率
-
EEWORLD社区
ADI 工业技术
-
单片机选用
- 处理0.3MHZ到1MHZ的电压信号，并传送到电脑，用什么类型的单片机比较好？（最好编程语言是C）
-
YC130
单片机
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
