- 本课程为精品课，您可以登录eeworld继续观看：
- 数码管静态显示原理理论知识
- 登录
- 时长：50分40秒
- 日期：2021/12/26
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
QUARTUSII使用LPM的RAM时，报错
- Error: M4K memory block WYSIWYG primitive "ramlpm:ram|altsyncram:altsyncram_component|altsyncram_abj1:auto_generated|altsyncram_lmg2:altsyncram1|ram_block3a7" utilizes the dual-port dual-clock mode. H
-
bsliu2007
嵌入式系统
-
急问！IAR环境下参数的问题
- 我在IAR调试模式下，我的局部变量在locals窗口中总是显示unavailable，用watch窗口下也一样，一直没找到原因，请各位帮助一下！！！急用，谢谢！
-
洗了八吨水
嵌入式系统
-
建一个5G基站，得要花多少钱？总投资令人瞠目结舌
- 自从国内5G正式宣布商用之后，全国各地的5G网络建设速度明显加快了。5G基站的身影，出现在越来越多的城市、角落。5G信号的覆盖范围，也在不断扩大。这意味着，5G的投资已经全面启动，并且在不断增加。一直以来，5G究竟要花多少钱，是人们普遍关心的话题。有人说，5G的投资将会是4G的2~3倍。也有人说，5G的总投资将到达惊人的1.5万亿元。根据最新的《2020中国5G经济报告》，国内2020-2025年
-
btty038
无线连接
-
【求助】MCLK输出的频率问题
- 430F133:问题是：当BCSCTL2中的SELM＝2时，为什么MCLK输出（即P5.4）时钟源为DCOCLK？而本来应当是TX2CLK（XT2已开启）而其他情况正常：如当BCSCTL2中的SELM＝0或1时，MCLK输出时钟源为DCOCLK；当SELM＝3时，MCLK输出时钟源为LFTX1CLK。谢谢！
-
shenchen02
微控制器 MCU
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
