- 本课程为精品课，您可以登录eeworld继续观看：
- AD转换原理
- 登录
- 时长：30分51秒
- 日期：2021/12/26
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
关于DSP2812的数据总线读数据该如何操作
- 求助硬件：DSP2812，外部IO信号通过CPLD连接到数据总线XD0~XD7，CPLD的译码器片选信号为XZCS2，译码器接地址总线XA0，XA1，XA2，我现在想采集外部IO信号，如何才能读取到数据总线上的数据，是针对某个地址读还是有某个特定的寄存器？谢谢各位大写了
-
zhenghuaqwe
微控制器 MCU
-
verilog 代码的理解
- always @ (posedge clk or posedge reset)if (reset)cnt = 0;elsecnt = cnt + 1'b1;cnt是在打开FPGA之后就同步清零了（ cnt = 0 ）？？？如果想要一个控制信号sign控制cnt 对clk计数always @ (posedge clk )if (sign)cnt = 0;elsecnt = cnt + 1'b1;这样
-
eeleader-mcu
FPGA/CPLD
-
半导体介绍
- 半导体介绍不管从科技或是经济发展的角度来看，半导体的重要性都长短常巨大的。本日大部门的电子产品，如计算机、移动电话或是数字录音机当中的核心单元都和半导体有着极为紧密亲密的关连。常见的半导体材料有硅、锗、砷化镓等，而硅更是各种半导体材料中，在贸易应用上最具有影响力的一种。材料的导电性是由“导带”（conduction band）中含有的电子数目决定。当电子从“价带”（valence band）获得能
-
hodenshi
单片机
-
遇到了一个奇怪的问题
- [table][tr][td]发现当我下载程序时，我的fpga跑到了prom前面，导致断电再开电的时候，prom的程序加载不进去，怎么把它弄回去？.[img]http://www.eetop.cn/bbs/images/default/attachimg.gif[/img] [img]http://www.eetop.cn/bbs/attachment.php?aid=269781&k=65275
-
eeleader
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
用户评论