• 本课程为精品课,您可以登录eeworld继续观看:
  • Quartus工具使用_漣波進位加法器實現
  • 登录
课程介绍
相关标签: FPGA
fpga系统设计实践视频教程
显示全部 ↓
推荐视频

    用户评论

    yangjianxh
    很好的课程
    2023年04月06日 11:11:06回复|()

    猜您喜欢

    推荐帖子

    SMT的110个必知问题
    SMT的110个必知问题
    fighting 工控电子
    WinCE 5.0编译出错
    编译基于2440的工程出错,哪位大侠解答一下?好像是串口的问题,但不知道怎么改,BSP的串口驱动已经加进去了,还是不行!BUILD: [01:0000000338:ERRORE] NMAKE :U1073: don't know how to make 'D:\WINCE500\PBWorkspaces\QT2440\WINCE500\smdk2440a_ARMV4I\cesysgen\oak\l
    goodmails WindowsCE
    LED控制装置标准主要安全要求解析
    [hide] LED在开始工作时,不需要预热和触发脉冲;在正常工作时,可以在特低安全电压下工作,这些都是LED较其它气体放电光源来说独特的优点。为了充分利用LED的这些优点,设计性能优良的LED控制装置是保证照明LED的优点得到充分发挥的重要工作。在进行LED控制装置的设计时,首先应根据GB19510.14/IEC61347-2-13标准中6章的分类要求,确定所设计的LED控制装置的类别。  (一
    探路者 LED专区
    基于声卡的虚拟示波器软件 v0.94
    [i=s] 本帖最后由 paulhyde 于 2014-9-15 09:35 编辑 [/i]基于声卡的虚拟示波器软件 v0.94.zip
    tmstd 电子竞赛
    verilog 存储型寄存器组的问题以及分析
    问题verilog 中定义的存储型寄存器组,例如,reg [16:1]mem [255:0];这应该是可综合的,可是综合之后消耗的是 芯片中 分布式 LE 组成的 RAM 呢 还是 存储模块里的RAM 呢?(假定芯片中有存储模块RAM 区)分析: 如果没有专门去调用芯片的RAM资源,对与上面的verilog 定义,综合器直接是使用LE组成RAM另外,这种形式的定义的初始化,好像系统任务$readm
    eeleader FPGA/CPLD
    F7收到分享个emWin视频和以前的程序~多功能串口~
    [i=s] 本帖最后由 STM32F103 于 2015-10-4 22:24 编辑 [/i]早几天就已经收到了板子,今天做了简单的评测,录制了个视频,现分享给大家。首先是收到的快递,不得不说这次ST的包装真是吓了血本了,屏幕专门用塑料给抵住了,这样就不怕屏幕在运送的过程中脱落了。另外在收到的时候塑料包转一个地方竟然直接碎了裂开了,当时心里简直是吓了一跳,在上电后发现屏幕还是亮的,然后以前的程序下
    STM32F103 stm32/stm8

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved