本课程为精品课，您可以登录eeworld继续观看： CT-FT系統 - 4_範例 - 兩個信號的相乘操作 登录
时长：6分20秒
日期：2023/02/28
收藏视频 上传者：木犯001号
去评论
推荐帖子
JPEG2000中嵌入式块编码的FPGA设计
[b]摘要： [/b]为了使JPEG2000能应用到便携产品中，采用了高效存储结构的硬件实现方案，并设计了相应的寄存器组和控制逻辑。仿真结果表明所设计所设计的编码器能够在0.256s内完成对一帧512×512的灰度图像的编码。[b]关键词： [/b]基于最优截断的嵌入式编码 JPEG2000 交错存储随着多媒体市场的迅猛发展，百万像素的数码相机、各种功能强大的彩屏手机等数字消费产品逐渐普及。这些多
songrisi
S3C2410资料手册
[i=s] 本帖最后由 paulhyde 于 2014-9-15 09:30 编辑 [/i]大家看看三星的2410的数据手册啊 ，好好学英语，学ARM9
miaorui2008
s3c6410的stepldr加载不成功
s3c6410的stepldr是否需要nandflash的ecc校验？我的flash是三星的1g08，使用了1bit的ecc校验，通过jtag将stepldr的下载到nandflash后，重启后发现stepldr加载不成功，测试发现Steppingstone加载stepldr时ecc校验出错，经过检查falsh中的数据区和校验区数据都正确，麻烦弄过6410的朋友指点下，谢谢
fanfanworm
基于LM3SX9XX(No Net)系列芯片的核心模块
LM3SX9XX (NO Net)核心模块是基于LM3S1968及其因脚兼容芯片而设计,核心电路已全部集成到模块之上,仅将芯片GPIO及电源引脚引出; 模块采用双侧双排针对外连接而出,各排针间为标准2.54或2.54的整数倍间距,方便嵌入到各类板上应用,使用十分方便.有此核心模块,将可进行很多方面的应用
eyue
完成课时学习+
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
