- 本课程为精品课，您可以登录eeworld继续观看：
- 離散摺積 - 3_離散摺積計算-以輸入時間觀點
- 登录
- 时长：6分54秒
- 日期：2023/02/28
- 收藏视频
- 上传者：木犯001号
- 去评论
推荐帖子
-
protues元件库
- protues元件库[table=98%][tr][td][/td][td][/td][td=1,1,7] [/td][/tr][/table][table][tr][td][table][tr][td]立元件库元件名称及中英对照AND 与门ANTENNA 天线BATTERY 直流电源BELL 铃,钟BVC 同轴电缆接插件BRIDEG 1 整流桥(二极管)BRIDEG 2 整流桥(集成块)BUFF
-
yuandayuan6999
PCB设计
-
Verilog 源代码与testbench直接的关系
- 我刚学习了FPGA 有一个问题一直困恼我 testbench是用来给源码测试激励 赋值等用于仿真的 但是真正下载到板子上去是不用testbench的 那这个测试激励又由谁给的呢？没有测试激励就不可能有源码实现的功能
-
eeleader-mcu
FPGA/CPLD
-
求稳压电源设计~或者大家给我点思路~初来乍到，非常感谢！
- 在下刚刚接触这些东西，无奈毕设需要做，又不是很懂，在这里向各位大神请教~求一个电源设计，输入已经是直流，但是可能会有很大的干扰~~~~所以，要求是：1.稳压，就是可能在干扰之下还能保证电源输出是稳压的~~2.滤波，滤掉一定频率的干扰3.电压管理，如果输入电压超过了一定范围，就自动断掉~~~~~其实呢，就是在一块电路板之前做一个电源部分的电路~~~~~求各位大神给我些思路或者方法~~~~非常感谢！
-
Ben讨厌苦咖啡
电源技术
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
