datasheet

大学堂

您的位置：EEWORLD大学堂 / 电路基础 / 数字电路 / 数字电路与系统设计 / TTL与非门的特性与参数(续)

  • 本课程为精品课，您可以登录eeworld继续观看：
  • TTL与非门的特性与参数(续)
  • 登录
课程目录课程笔记
课程介绍
相关标签： 时序分析 数电 组合电路 逻辑电路
课程内容主要包括：数字电路基础知识(数制、编码、逻辑代数、逻辑门、触发器等)，组合电路分析、设计方法，时序电路分析、设计方法，脉冲波形的产生与整形、可编程逻辑器件以及模拟-数字转换等。

显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    总结MSP430时钟设置及应用
    在MSP430单片机中，一个时钟周期= MCLK晶振的倒数。如果MCLK是8MHz，则一个时钟周期为1/8us。一个机器周期=一个时钟周期，即430每个动作都能完成一个基本操作。一个指令周期= 1~6个机器周期，具体根据具体指令而定。另外，指令长度只是一个存储单位，与时间没有必然的关系。MSP430单片机的时钟模块主要包括：三个时钟：辅助时钟ACLK、主时钟MCLK、子系统时钟SMCLK三个振荡器
    fish001 微控制器 MCU
    arm9处理器at91rm9200调试心得
    [font=新宋体][size=4]硬件环境[color=#0000cc]:[/color]1[color=#0000cc]>[/color]自制at91rm9200开发板2[color=#0000cc]>[/color]Multi ICE仿真器软件环境[color=#0000cc]:[/color]1[color=#0000cc]>[/color]集成开发环境ADS1[color=#0000cc
    alexa Microchip MCU
    什么是656信号
    我想问一下656信号是什么意思，能详细说明一下吗，谢谢！
    jqq850226 嵌入式系统
    单片机仿真软件 Proteus Pro 7.1
    wzt FPGA/CPLD
    探头对阻抗测试一定有影响？不信来看
    作者：一博科技高速先生自媒体成员 周伟为什么阻抗测试范围不能是整个线路段而是30%（50%）~70%段呢？上次雷豹的这个疑问不好意思直接问师傅，但他也没有停下找寻答案的脚步，既然师傅不好问，还可以问旁边的师兄飞哥嘛！于是他又厚着脸皮问起了师兄。师兄飞哥倒是爽快，开始耐心地给雷豹普及起阻抗测试的基础性知识：小雷，这个问题我之前也问过师傅，现在还有点印象，正好给你说说加强一下，有些遗漏什么的你到时候再
    yvonneGan PCB设计
    求购《VHDL入门·解惑·经典实例·经验总结》这本书！！
    求购《VHDL入门·解惑·经典实例·经验总结》这本书，一手二手电子版皆可，原价求购且本人承担运费，有意者请联系QQ：764269222
    lance147 FPGA/CPLD

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved