大学堂

上传课程

您的位置：EEWORLD大学堂 / 电路基础 / 数字电路 / 数字电路与系统设计 / 化简为最简与或式

本课程为精品课，您可以登录eeworld继续观看：
化简为最简与或式
登录

课程目录课程笔记

时长：19分16秒
日期：2018/07/01
收藏视频
上传者：老白菜
去评论

课程介绍

相关标签：时序分析数电组合电路逻辑电路

课程内容主要包括：数字电路基础知识(数制、编码、逻辑代数、逻辑门、触发器等)，组合电路分析、设计方法，时序电路分析、设计方法，脉冲波形的产生与整形、可编程逻辑器件以及模拟-数字转换等。

推荐视频

猜您喜欢

推荐帖子

Xilinx技术咨询: 最近在学习使用Xilinx的FPGA，关于仿真部分的测试文档的编写，大家有没有用的好的教程或者经验，分享一下阿，网上看了一大堆，觉得没有特别好的可以借鉴的。很期待Xilinx高手和专家指点。交流方式：QQ：812158980直接回帖子也可以呵呵！; 鑫海宝贝 FPGA/CPLD

如何在WM5系统中实现窗口隐藏？: 采用wm5.0 sdk开发wm5的程序，开发环境为visual studio.net 2005，如果采用单文档编写的界面，则程序运行时点击窗口右上角的关闭按钮，则窗口隐藏，然后通过其他任务管理软件可以重新激活重新激活该窗口，但是果果采用的是对话框编写的界面，则程序运行时点击窗口右上角的关闭按钮，程序就退出了，我的要求就是采用对话框的界面，窗口只要隐藏，不需要退出程序，该如何实现？; lottery009 嵌入式系统

SENSORTILE 麦克风应用: [b]看了论坛中关于sensortile 套件的测试和应用，想利用sensortlie的麦克风做一下声音的采集然后进行分析，对于声音的存取有什么好一点的思路么[/b]; 木木铁 MEMS传感器

请问中断处理过程中中断被禁止多久: 中断的过程是这样的吧：硬件设备发生中断时，ISR会禁止同级和低级中断，然后根据IRQ返回关联的SysIntr，内核根据ISR返回的SysIntr唤醒相应的IST（SysIntr与IST创建的Event关联），IST处理中断之后调用InterruptDone解除中断禁止。那是不是说在硬件发起中断后马上就被禁止中断了，直到IST处理完成之后中断才能在次被响应？这样的话不是会丢很多中断阿，因为相应的IS; welkinjiao 嵌入式系统

LED路灯为什么要进行二次光学设计: 有做过led的朋友情回答，为什么led路灯还有进行二次光学设计; arkor LED专区

RVB2601初体验: 很早这个板子就到手里了，之前没有接触过RISC-V，一直听说RISC-V是arm的最相近的开源替代品，总想着要接触以下，正好根据这次机会体验一下新的宠儿。话不多说，很多人都进行了开箱介绍和剑池CDK的安装，配件是两个USB线，主要是开发板的集成功能是比较多的，wifi、扬声器基本功能都有，这有助于功能的直接实现；本人使用的是R9000P，win10系统，安装剑池CDK没有出现任何阻碍，非常顺利的完; 秦天qintian0303 玄铁RISC-V活动专区

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

完成课时学习+分/次

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved