数字钟设计-Verilog HDL设计与实战-EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog 时序

《Verilog HDL设计与实战》分为四个部分：ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作，包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后，以实例为切入点，从简单到复杂，介绍组合电路的建模、时序电路的建模和综合实例的设计。

猜您喜欢

推荐帖子

微波五讲: 微波是什么，是怎么被发现的，人们如何利用电磁波，怎样设计微波电路和天线，本课程将从波、空间波、导引波、天线与电波、波网络等5个部分来解答上面的疑问。本课程采用统一观点、统一思想和统一方法对微波概念、理论和应用等方面的知识从新的视角做出系统的论述并解答上面的疑问。课程口碑点击观看全部课时; EE大学堂大学堂专版

刚开始接触AVR，求教大虾AVR单片机的学习心得: 刚开始接触AVR，求教大虾AVR单片机的学习心得; 1640544294 单片机

f103-关于RL_ARM中的RL_CAN无法使用的问题【已解决】: [i=s] 本帖最后由 Tobey 于 2016-9-28 17:35 编辑 [/i]最近需要使用CAN，之前并没有接触过CAN方面的知识，由于项目中使用了RTX，所以打算直接使用RL_CAN实现，不过实现过程中出现些问题由于是测试，所以直接建立了以下三个任务进行测试：sendCANTask：用于发送消息，由于之前运行时串口助手中显示的数据有误，因此，直接将发送消息固定为6～～receCANTas; Tobey ARM技术

IP摄像头: 硬件上实现摄像头与开发板连接，通过对视频数据的采集（YUV数据格式），进行jpeg压缩（采用软压缩，如果接口充分，也可考虑通过压缩芯片来实现高清），通过移植网络协议UDT（可靠UDP）远程传输。; ye_song DSP 与 ARM 处理器

巨大的设计概念电话-Zero.: 该款概念电话由Josselin Zaigouche设计师设计，但在介绍该款电话之前，我不得不膜拜一下设计师那天马横空的设计思想，太棒了。Zero，是因为它可以化整体为零，分拆开来黑白两种色彩。这款概念电话最特别之处不在于它的分拆功效，而是当把黑白两个色块合在一块的时候，就会在中心产生一个虚拟屏幕，数字键、功效键、菜单、电量显示，信号显示等都在其中，感到就像一个磁场一样。; xyh_521 创意市集

【程序调试黑宝书】: 从其它地方下载过来的，觉得不错跟大家分享一下！; 小煜 ARM技术

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / Verilog HDL设计与实战 / 数字钟设计

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多