Verilog HDL的基本时序电路建模-Verilog HDL设计与实战-EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog 时序

《Verilog HDL设计与实战》分为四个部分：ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作，包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后，以实例为切入点，从简单到复杂，介绍组合电路的建模、时序电路的建模和综合实例的设计。

猜您喜欢

推荐帖子

关于小壁虎EFM32，不可不知的10个问题: [color=rgb(51, 51, 51)][font=宋体][size=14px]前不久，在网上帮公司（世强）做了一期在线研讨会，是关于[/size][/font][/color][color=rgb(51, 51, 51)][size=14px]EFM32[/size][/color][color=rgb(51, 51, 51)][font=宋体][size=14px]的，研讨会上大家普遍问; feaeaw 嵌入式系统

求问：mpu6050和编码器的区别。: 编码器和mpu6050都是输出角度和角速度，他们两者的区别是什么呢，编码器的优势是什么，在一阶倒立摆中为什么使用编码器。; 大眼BB 电子竞赛

555经典电路图： 555测试电路: 555经典电路图： 555测试电路; fish001 模拟与混合信号

ST哪国的？: hlbytt2005 stm32/stm8

【DIY】手持信号发生器第一贴（方案设计灵感）: 今天EEWORLD的SOSO美女通知我的器件超过300大洋，让我修改，一看清单价格，基于AD9834，AD5620的两款芯片这个价格确实蛮高，特别是AD5620居然52RMB一片。AD9834也是42一片。这个我还能接受，毕竟AD9834是信号发生器核心芯片，其价格肯定要高一些，但AD5620用于配合AD9834调幅的芯片价格也这么高，就有点不合理了。本次信号发生器设计3路AD9834，提供三路输; eeleader ADI 工业技术

求低成本笔段式LCD驱动方案: 大家好：最近在做一个低成本的项目，使用笔段式LCD，24*4的；想用STM8S003F3P6+HT1621B来实现。问题来了，向采购了解这两款IC的价格：STM8S003F3P6：2.6RMBHT1621B：2.5RMB感觉有点贵。瑞萨的R7F0C019，自带LCD驱动，但是算下来成本也要5RMB左右。大家有没有低成本的方案推荐？; chenzhouyu 模拟电子

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / Verilog HDL设计与实战 / Verilog HDL的基本时序电路建模

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多