Verilog HDL的自定义原语（UDP）-Verilog HDL设计与实战-EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog 时序

《Verilog HDL设计与实战》分为四个部分：ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作，包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后，以实例为切入点，从简单到复杂，介绍组合电路的建模、时序电路的建模和综合实例的设计。

显示全部 ↓

用户评论

暂时无评论

猜您喜欢

推荐帖子

超级爱好者: 学习单片机要哪几方面的知识？谢谢; ienui 嵌入式系统

cc2640 OAD具体怎么操作: OAD就是空中下载。我扫了一遍所有相关的pdf和文件但 OAD for CC26xx.pdf 这类文档，每次看文档我最头疼这种事了。看半天又长又乱，尽是在解释，其实我只想知道OAD到底要干什么，能做什么？比如我手头接这个项目，前面的人已经走了。我从留下的文档里看得出，要编译的用来OAD升级的文件可以分为1.整个程序（app+ble stack+oad协议部分）2.单独 ble stack3.; 辛昕无线连接