PIO核的应用系统-Verilog HDL设计与实战-EEWORLD大学堂

课程介绍

相关标签： FPGA Verilog 时序

《Verilog HDL设计与实战》分为四个部分：ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作，包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后，以实例为切入点，从简单到复杂，介绍组合电路的建模、时序电路的建模和综合实例的设计。

猜您喜欢

推荐帖子

SensorTag 【智能风铃】设计第一弹~ 设计方案的选择: [size=4]嘿嘿，由于之前只是把上位机做了一下，其他事情又比较多，还没有开始发进度，现在要开始补上之前落下的周进度啦~[/size][size=4]但愿还能赶上....[/size][size=4]{:1_145:}[/size][size=4][/size][size=4]我设想的是做一个电脑上（或者是手机上，但是由于目前手头上还没有支持蓝牙4.0的手机，只好先在电脑上做了...）的上位机程; anqi90 无线连接

EEWORLD大学堂---- 瑞萨电子触摸键解决方案演示: 瑞萨电子触摸键解决方案演示：https://training.eeworld.com.cn/course/646; chenyy 消费电子

520，送唐僧一个老婆: 送上门的可要小心~小心被算计啊~; EricGo 聊聊、笑笑、闹闹

想问个串口读信息的问题: USB的鼠标信息近来怎么读呢？我用的IBM的小红点可以从总线上读到但是USB的信号不知道怎么读谢谢帮忙了; 广播人嵌入式系统

关于OPA842的增益带宽积问题: [img]http://www.deyisupport.com/resized-image.ashx/__size/550x1000/__key/communityserver-discussions-components-files/52/2260.opa842.JPG[/img]目前所有的资料都说是对于不完全补偿运放，0dB增益带宽内有两个极点，其[color=#ff0000]单位增益带宽小于; mrsatangel 模拟与混合信号

求推荐一个SD卡数据记录仪: 要求：600、1200、9600波特率必须有，即波特率可调，无协议，透明传输，有数据就存，文件名可自动创建，可按大小储存或定时存储，比如1M或20min保存一个文件，最好外部供电刚在网上看了一个，230价格，但是波特率最低2400，要把波特率改一下，只是程序的事情，竟然开口1000多，说软件是和别人合作的，真不知到这家店是怎么存在的？还写着技术永久支持。哪位朋友可以推荐实现这个功能的模块或愿意接手; suoma 综合技术交流

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / Verilog HDL设计与实战 / PIO核的应用系统

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多