datasheet

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 正点原子开拓者FPGA视频教程 / 开发板综合测试（无GUI界面显示）

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 开发板综合测试（无GUI界面显示）
  • 登录
课程目录课程笔记
课程介绍
相关标签： Verilog 正点原子 fgpa
基于verilog从硬件、软件及实战详细讲解fpga，实战篇每章都包含知识简介、实验任务、硬件设计、程序设计、下载验证五个部分。手把手教学，快来跟原子哥畅游fpga学习吧
推荐视频

    猜您喜欢

    推荐帖子

    ASIC Customer Engineer & physical design engineer
    [table=98%][tr][td][b]ASIC Customer Engineer & physical design engineer[/b][/td][/tr][tr][td] [/td][/tr][tr][td]美资公司 LSI 上海研发中心高薪诚聘存储通讯领域人才，薪水待遇优厚，部分人员有出国培训机会。(部门内部推荐)有意者请将中英文简历发送至：[email=asic_tapeout
    asic_tapeout 求职招聘
    SPI通讯
    SPI通讯配置都可以了，而且发送数据没有问题。但是接收那块收不到数据，读到的一直都是0x0000FFFF。求指点，谢谢。
    benbending 微控制器 MCU
    STM8L相邻管脚竟然有串扰
    调试一SPI接口器件，怎么也调不出来，后来测量管脚的时候竟然发现相邻管脚有串扰。当IO置1时，旁边的IO电压有0.65V。起初不太相信，为了更好验证，让驱动LED的IO旁边的IO不停的toggle，不对LED做任何驱动，竟然发现LED在频闪，崩溃～～～原来做的STM32的板子不存在这个问题，封装是一样的，PCB厂家也是一家；STM8L的样片是从一供应商处申请的。用的LSI。各位帮忙分析下原因，不胜
    jekr stm32/stm8
    RTL Viewer
    module matrix_keyboard(clock_key,reset_n,row,column,key_code,);最后的RTL VIEWER怎么会多出几个输入输出啊？谁能给解释一下，十分感谢。[[i] 本帖最后由 白丁 于 2013-4-18 21:48 编辑 [/i]]
    白丁 FPGA/CPLD
    如何解释临近管脚
    我们所说的临近管脚，是指的两只管脚在芯片上连续排列，还是两只管脚在逻辑上连续，也就是说PA1.0和PA1.1，如果两只管脚排列在芯片的两侧，算不算临近管脚，如果PA1.0和PB1.0在芯片上挨得比较近，算不算临近管脚。还是说两者都是。
    pinkgerbera stm32/stm8
    单片机系统的运算器
    8051片内除具有CPU,即控制器,和外 .　　还包括片内数据存储器RAM128字节,用于存放可以读写的数据,如运算中间结果,最终结果以及欲显示的数据等.　　片内程序存储器4KB,用于存放表格,一些原始数据和表格.　　四个8位并行输入输出接口P0-P3,每个口可以用作输入,也可以用作输出.　　两个定时器,每个定时计数器都可以设置成计数方式,用于对外部事件进行计数,也可以设置成定时方式,并可以根据计
    fish001 微控制器 MCU

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved