datasheet

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 正点原子开拓者FPGA视频教程 / 实战篇_DHT11数字温湿度传感器实验（第一讲）

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 实战篇_DHT11数字温湿度传感器实验（第一讲）
  • 登录
课程目录课程笔记
课程介绍
相关标签： Verilog 正点原子 fgpa
基于verilog从硬件、软件及实战详细讲解fpga，实战篇每章都包含知识简介、实验任务、硬件设计、程序设计、下载验证五个部分。手把手教学，快来跟原子哥畅游fpga学习吧
推荐视频

    猜您喜欢

    推荐帖子

    PIC单片机
    有木有基于PIC单片机步进电机控制程序经验
    1130368506 Microchip MCU
    哪位大侠有OV9650的RGB565输出的配置
    板子上采用YUV422格式，输出640*480大小图片正常，想配置成RGB565格式输出的，官方给的配置值采集的数据是全白，改了好久没成功，哪位大侠做过希望能给个初始化的配置。需要：640*480尺寸，RGB565格式，主模式的，即同步信号和时钟都是摄像头提供。谢谢
    icu13 TI技术论坛
    这个报错是什么意思？？？？
    "D:/CCS4.x/instal/ccsv4/tools/compiler/c2000/lib/rts2800_ml.lib"specifies ISA revision "C2800", which is not compatible with ISA revision"C28FPU32" specified in a previous file or on the command line用
    小营七郎 DSP 与 ARM 处理器
    ADC输入的漏电流是否会变化
    ADC输入的电容会影响精度，所以需要每次开机都校正ADC输入有+-1uA的漏电流，请问这个漏电流是否会每次开机或温度漂移而发生较大变化？假定每次开机后采集的频率都一样，输入信号为1个恒定电压，输入信号输出阻抗不变（约5k）。
    ryl_522 stm32/stm8
    用1M的DCO时钟通过TIMER A产生1秒左右的中断，为何用CCR0能成功，用CCR1就不行了呢？
    [i=s] 本帖最后由 helloxieyu 于 2015-4-10 16:05 编辑 [/i]//下面是TIMERA连续计数方式产生中断的例子，//TACCTL0 |=CCIE; //开启CCR0中断，将进入TIMER0_A0_VECTOR中断向量，示波器测量P1.1管脚输出，周期为1秒左右//TACCTL1 |=CCIE; //开启CCR1中断，将进入TIMER0_A1_VECTOR中断向量，
    helloxieyu 微控制器 MCU
    定时器模式步进马达驱动程序
    昨天有个朋友问了我关于步进马达驱动的问题，他说希望能用定时器中断模式，这样在程序运行时，就不会被马达驱动占去太多CPU时间，就有了现在的这个用定时器中断来驱动马达的程序，实际试验通过。[[i] 本帖最后由 hjl2832 于 2009-8-11 10:07 编辑 [/i]]
    hjl2832 单片机

    推荐文章

    Verilog HDL之步进电机驱动控制 2023年07月03日
    Verilog HDL 之 步进电机驱动控制 步进电机的用途还是非常广泛的，目前打印机，绘图仪，机器人等等设备都以步进电机为动力核心。那么，下面我们就了解下什么是步进电机，它是怎么控制的。 一、步进电机相关知识简介 1、步进电机概述 步进电机是一种能够将电脉冲信号转换成角位移或线位移的机电元件，它实际上是一种单相或多相同步电动机。单相步进电动机有单路电脉冲驱动，输出功率一...
    基于Verilog的DDS波形发生器的分析与实现（三角波、正弦波） 2022年07月20日
    最近学习了一下关于DDS的相关知识，本篇概要记录一下自己的理解与实现。 DDS信号发生器采用直接数字频率合成(Direct Digital Synthesis，简称DDS)技术，把信号发生器的频率稳定度、准确度提高到与基准频率相同的水平，并且可以在很宽的频率范围内进行精细的频率调节。采用这种方法设计的信号源可工作于调制状态，可对输出电平进行调节，也可输出各种波形。 下图为...
    Verilog实现序列信号发生器 2022年07月04日
    长度为n=6的序列信号110111 循环移位寄存器 会消耗较多的寄存器资源。需要n个寄存器，也就是6个。 由于输入输出之间没有组合电路，不需要组合逻辑反馈运算，因此电路工作频率高，但问题在于移位寄存器的长度取决于序列长度，占用电路面积大。 module seq_gen( input clk, input...
    北京至芯：坚守Verilog和FPGA技术培训的十二年 2022年06月28日
    日前，北京至芯成立十二年之际，夏宇闻和李凡老师分别撰文，共同庆祝成长的历程，并对未来至芯的成长给出了寄语和期望。李凡表示：“北京至芯在FPGA和EDA培训这条前无古人的道路上，的确证明它的眼光和成功。” 夏宇闻：《北京至芯科技》创业12周年寄语 从今天起《北京至芯科技》正式告别了天真烂漫的童年时代，昂首阔步迈进了激情飞扬的少年时代。对《至芯科技》而言，渡过创业阶段的...

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved