datasheet

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 正点原子开拓者FPGA视频教程 / 软件篇_Modelsim软件的使用_联合仿真

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 软件篇_Modelsim软件的使用_联合仿真
  • 登录
课程目录课程笔记
课程介绍
相关标签： Verilog 正点原子 fgpa
基于verilog从硬件、软件及实战详细讲解fpga，实战篇每章都包含知识简介、实验任务、硬件设计、程序设计、下载验证五个部分。手把手教学，快来跟原子哥畅游fpga学习吧
显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    格雷码计数器的Verilog描述GrayCnt
    格雷码计数器的Verilog描述GrayCntISE Foundation 上生成的工程和matlab文件。
    liwenqi FPGA/CPLD
    世界趋向“绿色”——三大议题能源效率、照明效率及太阳能
    [font=Courier]现在的世界趋向“绿色”，其中三个广受大众关注的议题包括：[/font][color=black][font=Courier]能源[/font][font=Courier]效率、照明效率及太阳能。[/font][/color][color=black][font=Courier][/font][/color][color=black][font=Courier]2010年
    雪山飞狐 电源技术
    精密工作台光栅定位测量与控制系统设计
    [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:02 编辑 [/i]精密工作台光栅定位测量与控制系统设计
    799879197 电子竞赛
    意外之惊喜--NXP送了便携音箱
    除了包装壳子有点破了，一起都完美，音质放到最大也没发现破音NXP的LOGO不错，O(∩_∩)O~
    wgsxsm NXP MCU
    怎么去通过一个IO口中断函数去操作每个P1口中断
    :loveliness:前一段时间想过msp430的io口中断的问题例如p1的8个io口进中断的话写的都是一个中断矢量那么 如果同时想用多个io口的话就会 造成混乱 因为他们进去的都是一个中断函数；最后终于想出来了他们进的虽然是一个中断函数 但是他们的中断标志位是不同的 分布于P1IFG的不同的位 所以在函数里面再进行判断就行了下面是我让p1至p4在接受到高电平后进入中断的一个历程#include
    zhanghua1209 微控制器 MCU
    今日直播|骏龙Cytech：隔离系统设计的隐藏成本
    今天上午10:00 骏龙Cytech有奖直播：隔离系统设计的隐藏成本点击进入直播直播时间：5月14日 上午10:00-11:30市场与技术趋势正在增加隔离系统设计的复杂性。电磁兼容性和安全认证要求的变化会带来风险并提高开发成本。了解用于隔离电源传输的新解决方案来应对这些挑战。直播内容：-推动隔离系统设计要求变化的市场趋势；-最新的隔离趋势；-隐藏成本新趋势对项目风险和上市时间有何影响；-可用的解决
    EEWORLD社区 综合技术交流

    推荐文章

    Verilog HDL之步进电机驱动控制 2023年07月03日
    Verilog HDL 之 步进电机驱动控制 步进电机的用途还是非常广泛的，目前打印机，绘图仪，机器人等等设备都以步进电机为动力核心。那么，下面我们就了解下什么是步进电机，它是怎么控制的。 一、步进电机相关知识简介 1、步进电机概述 步进电机是一种能够将电脉冲信号转换成角位移或线位移的机电元件，它实际上是一种单相或多相同步电动机。单相步进电动机有单路电脉冲驱动，输出功率一...
    基于Verilog的DDS波形发生器的分析与实现（三角波、正弦波） 2022年07月20日
    最近学习了一下关于DDS的相关知识，本篇概要记录一下自己的理解与实现。 DDS信号发生器采用直接数字频率合成(Direct Digital Synthesis，简称DDS)技术，把信号发生器的频率稳定度、准确度提高到与基准频率相同的水平，并且可以在很宽的频率范围内进行精细的频率调节。采用这种方法设计的信号源可工作于调制状态，可对输出电平进行调节，也可输出各种波形。 下图为...
    Verilog实现序列信号发生器 2022年07月04日
    长度为n=6的序列信号110111 循环移位寄存器 会消耗较多的寄存器资源。需要n个寄存器，也就是6个。 由于输入输出之间没有组合电路，不需要组合逻辑反馈运算，因此电路工作频率高，但问题在于移位寄存器的长度取决于序列长度，占用电路面积大。 module seq_gen( input clk, input...
    北京至芯：坚守Verilog和FPGA技术培训的十二年 2022年06月28日
    日前，北京至芯成立十二年之际，夏宇闻和李凡老师分别撰文，共同庆祝成长的历程，并对未来至芯的成长给出了寄语和期望。李凡表示：“北京至芯在FPGA和EDA培训这条前无古人的道路上，的确证明它的眼光和成功。” 夏宇闻：《北京至芯科技》创业12周年寄语 从今天起《北京至芯科技》正式告别了天真烂漫的童年时代，昂首阔步迈进了激情飞扬的少年时代。对《至芯科技》而言，渡过创业阶段的...

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved