• 本课程为精品课,您可以登录eeworld继续观看:
  • Edge to Lines Quiz
  • 登录
课程介绍
相关标签: 机器视觉 cv

本课程介绍计算机视觉,包括图像形成的基本原理、相机成像几何、特征检测和匹配、包括立体的多视图几何、运动估计和跟踪以及分类。课程将讲解相关应用程序的基本开发方法,包括在图像中查找已知模型、从立体图像中恢复深度、相机校准、图像稳定、自动对齐(例如全景)、跟踪和动作识别。

本课程侧重于培养学习者的直觉性和数学思维,进而让学习者了解问题理论与实践的差异。所有的算法都在幻灯片中演示。但请记住约吉·贝拉所说的:从理论上讲,理论和差别没有区别,从实践上讲,它是存在区别的。(爱因斯坦说过类似的话)。在此课程中,大多数时候你不需要应用高层次的库函数,只需使用低到中层算法来分析图像和提取结构信息。


推荐视频

    猜您喜欢

    推荐帖子

    基于嵌入式处理器PowerPC7447的设计方案
    根据航空电子系统对显示技术的需求,针对机载环境的应用特点,提出了基于PowerPC7447处理器的显示平台的设计方案,并对该平台的构成及功能实现进行了设计。显示平台通过集中控制和综合显示,能及时响应和集中处理飞行员的各种命令。同时,显示平台强大的图形处理和数据处理能力对在三维地图显示基础上叠加导航、战术和飞行参数等技术提供了支持。通过综合测试和应用表明,本显示平台具有通用性强、可扩展性强、数据吞吐
    Aguilera 微控制器 MCU
    检波电路和整流电路应该不一样吧,怎么我在网上搜的精密检波电路点进去全是讲的
    半波整流电路或者全波整流电路,好奇怪
    西里古1992 电源技术
    请教在飓风3FPGA上关于DDR接口实现的问题
    在Cyclone111的25F324C5FPGA上实现DDR的时序接口电路,遇到很大的麻烦,由于该芯片没有对应的现成可调用的DQ和DQS模块,须手动编写接口VHDL程序,在DQS和DQ的读写时许实现上遇到很大麻烦,用PLL产生400M作为采样时钟通过状态机进行读写时序产生,仿真出了很大问题,数据老是错乱不堪,不知是否为采样频率过高加上Q2仿真延时导致错乱缘故?仿真前的时序约束也考虑到了,可就是实现
    eeleader FPGA/CPLD
    华为资料,电容相关
    华为资料,电容相关。基础资料
    suhaihui 综合技术交流
    关于CPLD的小问题。。。求解
    请问一下,在foundation3.1(我们学校用的)中,xc9500和spartan的电路图通用么?在spartan里的s10pc84画的图,可以编译成功,转成xc9500里的xc95108pc84无法用。。。有知道的么?谢谢啦,高手来啊
    诸葛小小呆 FPGA/CPLD
    延时时间怎么计算?
    请问在DCOCTL=0XEO;BCSCTL1=0X00;BCSCTL2=0X00;下,延时10ns怎么写呢?C下怎么看指令周期呢?
    cryptowings 微控制器 MCU

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved