- 本课程为精品课，您可以登录eeworld继续观看：
- 48
- 登录
- 时长：46分44秒
- 日期：2019/12/28
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
分享一个TI达芬奇系列的支持网站
- [i=s] 本帖最后由 qwqwqw2088 于 2020-4-6 17:37 编辑 [/i]这个网站有TI的达芬奇系列的相关资料，包括相关开发板的原理图和Geber文件 资料较全 很有帮助http://c6000.spectrumdigital.com/6000系列的http://c5000.spectrumdigital.com/5000系列的http://c2000.spectrumdigi
-
qwqwqw2088
DSP 与 ARM 处理器
-
哈工大TMS320LF2407精品课件
- 有需要的 请联系我免费的截止时间2009.6.28 （上班了 就没时间了）[[i] 本帖最后由 sjl105105 于 2009-6-26 12:44 编辑 [/i]]
-
sjl105105
微控制器 MCU
-
有没有遇到因为迅雷要抓狂的时候
- 有些时候，通过迅雷下载不了。比如论坛的下载中心。是不可以用迅雷下载的。但是迅雷死皮赖脸的拦截了常规下载，非要迅雷下载。鬼火冒！在迅雷设置里面把浏览器监控等等，按ctri下载不监控啊什么都设置了还是不行。关了迅雷也不行。zhentmcd！
-
zca123
聊聊、笑笑、闹闹
-
FPGA至简设计法案例4
- FPGA至简设计法案例4至简设计法经典案例4案例4.当收到en=1时，dout间隔1个时钟后，产生2个时钟周期的高电平脉冲，并且重复3次。上面波形图显示了描述的功能。第3个时钟上升沿收到en==1，所以dout间隔1个时钟后变1并且持续2个时钟周期，这个动作重复3次，结束。看到大于1的数字，就知道要计数。下面的计数方式非常普遍：即用一个计数器，从头数到尾。这个计数器的设计很简单，但产生dout信号
-
mdy-吴伟杰
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论