本课程为精品课,您可以登录eeworld继续观看: 44 登录
时长:44分25秒
日期:2019/12/28
收藏视频
上传者:桂花蒸
去评论
推荐帖子
flash烧写问题
我的芯片是6416 1Ghz,flash是am29lv400bt,用作8位异步存储器我将ce1空间定义为0x02a08a00,现在的情况是,能够擦除,但是无法烧写,这是为什么呢?我的烧写实验如下:在烧写程序里加一个boot.asm,将其定位在0x0开头的空间,然后程序对此段进行搬移:烧写程序如下:void flash_write(volatile unsigned char *addr,volat
x700xt
模拟与混合信号
【聊聊DSP】DSP你是我的眼
[align=left][color=#000000]曾经一直很懵懂,听过[font=Times New Roman]DSP[/font]这个名词,但是一直不知道这是个什么东西,也上过数字信号处理,但是连[font=Times New Roman]DSP[/font]长什么样子也不知道它能干什么。[/color][/align][align=left][color=#000000][font=Ti
刹那光辉
DSP 与 ARM 处理器
我来了
电子工程世界,我来了。希望学到更多
硬件忙碌中_
FPGA/CPLD
分享电流检测电阻的要求及特点
电流检测电阻是随电流测量、电流控制的要求开发出来的一种特殊电阻。电流的测量范围很广,从几毫安到几十安;测量的精度要求不同,电流检测电阻也有不同的规格以满足不同的需要。本文主要介绍高精度电流检测电阻,其主要要求及特点如下。 1、RS的阻值小于10Ω 为减少在RS上的电压降及减小在RS上的功率损耗,RS的阻值要求小。一般在大电流测量时(几安到几十安)要采用毫欧级的RS。例如,检测电流为
fish001
模拟与混合信号
FPGA管脚分配考虑因素
分配的引脚所属的IO Bank不同有关系吗?引脚的分配除了要考虑专用引脚和用户引脚的区别外,还要考虑什么因素?首先说IO standard:这个是用于支持对应不同的电平标准。FPGA IO口的电压由IO bank上的VCC引入。一个bank上引入3.3V TTL电平,那么此时整个bank上输出3.3V的TTL电平。设置这个第一是为了和current strength一起计算功率。第二个是用于在IO
eeleader-mcu
FPGA/CPLD
用户评论