- 本课程为精品课，您可以登录eeworld继续观看：
- 49
- 登录
- 时长：45分58秒
- 日期：2019/12/28
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
板子上的地对大地有电压差该怎么办
- [color=#222222][backcolor=rgb(238, 238, 238)][font=sans-serif]一个两芯开关电源供电的[/font][/backcolor][/color][color=#222222][backcolor=rgb(238, 238, 238)][font=sans-serif]板子[/font][/backcolor][/color] [color=#
-
通通
模拟电子
-
helper2416_lwip_移植小结
- 好吧，我第一次移植lwip被卡这么长时间，就是ping不通啊，在很多平台上面移植过，工作中也常使用它，这次在s3c2416上面卡住了。小结一下，主要问题有以下几点：1）uCOSII不太熟悉，之前都是采用FreeRTOS，总的来说ucos的函数比较冗余繁杂，当然不是说他不好，是个人用惯了freeRTOS的风格之后的主观看法。2）自己的uCOSii可能还有不稳定的地方，比如说使用大量的长的printf
-
lyzhangxiang
嵌入式系统
-
电子信息工程专业就业形势分析
- 电子信息工程专业就业形势分析近几年来，IT、信息与电子类的毕业生在市场供求关系上普遍还是保持稳定的状况，社会需求量相对乐观。按照2005年毕业生就业情况统计，信息产业、IT、电子类的毕业生在各理工类中就业率比较靠前。在今后的一段时间内，对该类的毕业生需求将不会出现骤冷骤热的现象。1、社会需求分析1．1 区域需求分析信息与电子类人才在全国各地都有着广阔的市场，但主要集中在北京、广东、深圳、浙江、江苏
-
五月的咸鱼
单片机
-
求助：可综合的verilog代码的若干问题
- 用verilog写可综合代码，综合后发现功能不对了。想请教一下：1 可综合的verilog代码中，可以有不同的敏感信号吗？比如可以有多个always语句,有的敏感列表里是时钟上升沿有的是时钟下降沿吗？可以这样吗：always @(posedge clk)...always @(negedge clk)...2可综合的verilog代码中，状态机的编写要注意哪些方面？我综合后的网表再仿真得到的结果不
-
eeleader
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论