本课程为精品课，您可以登录eeworld继续观看： verilog快速掌握之模块设计答案 登录
时长：12分24秒
日期：2020/10/28
收藏视频 上传者：JFET
去评论
推荐帖子
RTL Viewer
module matrix_keyboard(clock_key,reset_n,row,column,key_code,);最后的RTL VIEWER怎么会多出几个输入输出啊？谁能给解释一下，十分感谢。[[i] 本帖最后由 白丁 于 2013-4-18 21:48 编辑 [/i]]
白丁
如何解释临近管脚
我们所说的临近管脚，是指的两只管脚在芯片上连续排列，还是两只管脚在逻辑上连续，也就是说PA1.0和PA1.1，如果两只管脚排列在芯片的两侧，算不算临近管脚，如果PA1.0和PB1.0在芯片上挨得比较近，算不算临近管脚。还是说两者都是。
pinkgerbera
单片机系统的运算器
8051片内除具有CPU,即控制器,和外 . 还包括片内数据存储器RAM128字节,用于存放可以读写的数据,如运算中间结果,最终结果以及欲显示的数据等. 片内程序存储器4KB,用于存放表格,一些原始数据和表格. 四个8位并行输入输出接口P0-P3,每个口可以用作输入,也可以用作输出. 两个定时器,每个定时计数器都可以设置成计数方式,用于对外部事件进行计数,也可以设置成定时方式,并可以根据计
fish001
使用CCS与F2619在线仿真遇到问题
刚刚开始使用msp430，仿真器的是MSP-FET430UIF在线仿真时遇到几个问题求高手解答：1.用户定义的变量怎么监控？每次讲自定义的变量加入监控窗口，变量的值反馈“.”，或者是无法获取2.设置中断的时候，开始运行每次都跳入到“frcdivd.c”文件，这是哪里中断设置需要更改还是说中断有错误？３.warning：.#552-D variable "pres_calibrated" was s
hyou
【TGF4042 信号发生器】+ 噪声测试
TGF4042 具备噪声发生器功能，手册指出其噪声带宽是62.5MHZ将函数发生器设置到噪声模式下，设置200mvPP观察噪声和频谱示波器测这个不太专业了在调试模拟滤波电路中通常需要带噪声的信号源模拟真实环境，使用任意函数发生器编辑一个带有噪声的正弦波任意波形的编辑器很好用，唯一不足就是每次下载波形到函数发生器中后都要重启函数发生器才能生效实际的波形是一个10KHz，0.1Vpp的正弦波，并带有1
飞鸿浩劫
【转帖】如何降低运放电路中的电源噪声？
[align=left][font=微软雅黑, 宋体][size=14px]我们将噪声定义为任何在运放输出端的无用信号。噪声可以是随机信号或重复信号，内部或外部产生，电压或电流形式，窄带或宽带，高频或低频。[/size][/font][/align][align=left][font=微软雅黑, 宋体][size=14px]噪声通常包括器件的固有噪声和外部噪声，固有噪声包括：热噪声、散弹噪声和低频
皇华Ameya360
完成课时学习+
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
