• 本课程为精品课,您可以登录eeworld继续观看:
  • 异步时序练习2答案
  • 登录
课程介绍
相关标签: FPGA
明德扬FPGA点拨视频教程
显示全部 ↓
推荐视频

    用户评论

    ZKBEER
    前来理解fpga设计
    2020年11月11日 23:55:47回复|()

    猜您喜欢

    推荐帖子

    申延超-CentOS-5-Linux-安装
    图片格式的:
    banana Linux与安卓
    ISE教程
    ISE教程
    zxopenljx FPGA/CPLD
    工控机pc104接口通信的问题
    大家谁知道用工控机pc104接口与自制的脉冲采样板通信,怎样用程序控制,要用什么协议吗,有没有可用的控件。
    冰山一角 嵌入式系统
    PCB差分信号设计常见误区
    在高速PCB设计中,差分信号(Differential Signal)的应用越来越广泛,电路中最关键的信号往往都要采用差分结构设计。为什么这样呢?和普通的单端信号走线相比,差分信号有抗干扰能力强、能有效抑制EMI、时序定位精确的优势。布线要求在电路板上,差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。▶等长:等长是指两条线的长度要尽量一样长,是为了保证两个差分信号时刻保持相反
    造物工场kbidm PCB设计
    AVR单片机的DS1302操作程序
    [size=2]//mega16 7.3728MHz石英晶体 iccavr6.31a//相关定义:#define uint unsigned int#define uchar unsigned char#define DS1302_RST 0 //pc0#define DS1302_SDA 1 //pc1#define DS1302_SCLK 6 //pc6//ds1302相关//DS1302_R
    程序天使 Microchip MCU
    有关MSP430F149实现TB捕获测量输入信号的频率
    430单片机驱动:#includeint main(void){WDTCTL| = WDTPW + WDTHOLD;// Stop WDTBCSCTL2|=SELS;P1SEL|=0X02;P1DIR |= 0x08;// P1.2 and P1.3 outputCCTL0|=CM_1+SCS+CAP+CCIE;TACTL|= TASSEL_2 + MC_2+TAIE;// SMCLK, up-d
    fish001 微控制器 MCU

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved