lwip_net_test-黑金ZYNQ fpga视频教程-EEWORLD大学堂

: ysz1234; 您好，我按照这个方法制作的boot.bin放在qspiflash上启动提示以下错误，请问是啥原因？谢谢！ U-Boot 2017.01 (Sep 06 2023 - 00:36:54 -0700) Board: Xilinx Zynq DRAM: ECC disabled 512 MiB MMC: sdhci@e0101000: 0 (eMMC) SF: Detected s25fl256s_64k with page size 256 Bytes, erase size 64 KiB, total 64 MiB *** Warning - bad CRC, using default environment In: serial Out: serial Err: serial Net: ZYNQ GEM: e000b000, phyaddr ffffffff, interface rgmii-id eth0: ethernet@e000b000 U-BOOT for petalinux_test_20230830 ethernet@e000b000 Waiting for PHY auto negotiation to complete......... TIMEOUT ! Hit any key to stop autoboot: 0 SF: Detected s25fl256s_64k with page size 256 Bytes, erase size 64 KiB, total 64 MiB device 0 offset 0x520000, size 0xa80000 SF: 11010048 bytes @ 0x520000 Read: OK Wrong Image Format for bootm command ERROR: can't get kernel image!; 2023年09月06日 16:15:26回复|顶(1)

猜您喜欢

推荐帖子

紧急求助：vxWorks加载程序超慢: 我通过10M口做下载口，一个900kb的程序下载大概要2分钟，查了一下，大部分时间耗在netload中的bootLoadModule（），请问是怎么回事啊？如果我用100M口做下载口，这样下载是很快的。还有一个问题是，我将10M以太网驱动直接编译成vxWOrks下进去，一直ping不会断，但将10M口做调试口时，一直ping的话会偶尔断一下。; duanjinfengd 实时操作系统RTOS

EEWORLD大学堂----英飞凌致力于高能效的半导体解决方案: 英飞凌致力于高能效的半导体解决方案：https://training.eeworld.com.cn/course/1964英飞凌致力于高能效的半导体解决方案; chenyy 电源技术

DSP数字控制系统的电磁兼容设计: 摘要：全数字化控制已成为现代电力电子设备控制方式发展的必然趋势。为提高控制系统的准确性和可靠性，完善的电磁兼容设计成为至关重要的因素。详细阐述了数字控制系统的电磁兼容设计。数字化控制有利于提高控制系统的抗干扰能力，增强控制系统的稳定性和可靠性。关键词：电磁兼容；滤波；抗干扰；数字控制 EMC Design of Digital Control System Based on DSPZHONG He; JasonYoo RF/无线

Z-turn Board 安装 Apache: [b][size=5][color=#ff00ff]一、Apache[/color][/size][/b]Apache网址：[url]http://www.apache.org/[/url]Apache是世界使用排名第一的Web服务器软件。它可以运行在几乎所有广泛使用的计算机平台上，由于其跨平台和安全性被广泛使用，是最流行的Web服务器端软件之一。它快速、可靠并且可通过简单的API扩充，将Perl; 574433742 FPGA/CPLD

电路板画完后需要检查的内容有哪些？: [size=4]电路板画完后需要检查的内容有哪些？PCB设计完成之后，是否需要对设计成果进行检验？回答是肯定的，而且检验不止一种。[/size][size=4]往往我们画完图后，也知道要检查检查，但从哪些地方入手检查呢?[/size][size=4][/size][size=4]第一种是DRC检查。[/size][size=4]DRC检查也叫设计规则检查，是PCB设计软件(EDA)中用于在PCB; qwqwqw2088 PCB设计

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 黑金ZYNQ fpga视频教程 / lwip_net_test