基于音频模块的录音与播放-黑金ZYNQ fpga视频教程-EEWORLD大学堂

: ysz1234; 您好，我按照这个方法制作的boot.bin放在qspiflash上启动提示以下错误，请问是啥原因？谢谢！ U-Boot 2017.01 (Sep 06 2023 - 00:36:54 -0700) Board: Xilinx Zynq DRAM: ECC disabled 512 MiB MMC: sdhci@e0101000: 0 (eMMC) SF: Detected s25fl256s_64k with page size 256 Bytes, erase size 64 KiB, total 64 MiB *** Warning - bad CRC, using default environment In: serial Out: serial Err: serial Net: ZYNQ GEM: e000b000, phyaddr ffffffff, interface rgmii-id eth0: ethernet@e000b000 U-BOOT for petalinux_test_20230830 ethernet@e000b000 Waiting for PHY auto negotiation to complete......... TIMEOUT ! Hit any key to stop autoboot: 0 SF: Detected s25fl256s_64k with page size 256 Bytes, erase size 64 KiB, total 64 MiB device 0 offset 0x520000, size 0xa80000 SF: 11010048 bytes @ 0x520000 Read: OK Wrong Image Format for bootm command ERROR: can't get kernel image!; 2023年09月06日 16:15:26回复|顶(1)

猜您喜欢

推荐帖子

【晒样片】+漫漫人生路之TI样片之旅: [i=s] 本帖最后由 ldxywdg 于 2014-12-29 13:25 编辑 [/i][b][size=5]{:1_90:}第一次申请TI样片。从申请到发货，表示心情很激动！速度那可是不“漫漫”哦！[/size][/b][b][color=red]TI 样片免费申请，晒样片赢好礼！[/color][/b]网址：[url=https://www.eeworld.com.cn/huodong/2; ldxywdg TI技术论坛

当周期信号上升沿来时，如何用时钟对其进行计数: 当posedin 上升沿来临时，如何用clk_in信号对其计数，在posedin 一个周期内，当计数到4时，计数置0。; xaorry FPGA/CPLD

认识宽带GSPS ADC中的无杂散动态范围: 作者：Ian Beavers | Electronic Design在为高性能系统选择宽带模数转换器(ADC)时，需要考虑多种模拟输入参数，比如，ADC分辨率、采样速率、信噪比(SNR)、有效位数(ENOB)、输入带宽、无杂散动态范围(SFDR)以及微分或积分非线性度等。对于GSPS ADC，最重要的一个交流性能参数可能就是SFDR。简单而言，该参数规定了ADC以及系统从其他噪声或者任何其他杂散频; nmg ADI参考电路

【openmvDIY】初识openmv3: [i=s] 本帖最后由 dcexpert 于 2017-11-1 23:00 编辑 [/i]openmv3内核是STM32F765，运行的系统的micropython，所以玩过micropython的网友会很快就能上手，没有任何困难。即使没有用过micropython的网友，也不会有太大困难，因为micropython上手非常容易，python语言的语法也足够简单。需要准备的硬件有：[list][; dcexpert MicroPython开源版块

WINCE multi-open 驱动问题: 请教各位，我写了一个多用户的驱动，就是那种可以多个应用同时打开的驱动，，然后每个应用都用轮训的方式从驱动那里得到数据，我在驱动中为每个调用者都创建了一个BUFFER，然后谁来读，我就COPY里面的数据给他。。结果我发现当我多个应用打开的时候（6个以上）发现先打开的应用得到数据会快一些。而越后面的就越慢。。。请问各位有没有办法让所有的调用者所占用的时间保持一致。刚才在这里[url=http://bb; cxm23 WindowsCE

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 黑金ZYNQ fpga视频教程 / 基于音频模块的录音与播放