通过BRAM实现PS与PL数据交互-黑金ZYNQ fpga视频教程-EEWORLD大学堂

: ysz1234; 您好，我按照这个方法制作的boot.bin放在qspiflash上启动提示以下错误，请问是啥原因？谢谢！ U-Boot 2017.01 (Sep 06 2023 - 00:36:54 -0700) Board: Xilinx Zynq DRAM: ECC disabled 512 MiB MMC: sdhci@e0101000: 0 (eMMC) SF: Detected s25fl256s_64k with page size 256 Bytes, erase size 64 KiB, total 64 MiB *** Warning - bad CRC, using default environment In: serial Out: serial Err: serial Net: ZYNQ GEM: e000b000, phyaddr ffffffff, interface rgmii-id eth0: ethernet@e000b000 U-BOOT for petalinux_test_20230830 ethernet@e000b000 Waiting for PHY auto negotiation to complete......... TIMEOUT ! Hit any key to stop autoboot: 0 SF: Detected s25fl256s_64k with page size 256 Bytes, erase size 64 KiB, total 64 MiB device 0 offset 0x520000, size 0xa80000 SF: 11010048 bytes @ 0x520000 Read: OK Wrong Image Format for bootm command ERROR: can't get kernel image!; 2023年09月06日 16:15:26回复|顶(1)

猜您喜欢

推荐帖子

问些简单的问题: 一片fpga可不可以做成两部分无联系的块，比如做一个nios的核，再做一块组合逻辑的电路，两者同时存在可以吗，如果可以是不是必须共时钟？; cafppla FPGA/CPLD

STM32F107VC金龙开发板第十章金龙107——SD卡（SPI）: [b][color=rgb(255, 0, 255)][font=宋体][size=18pt]第十章金龙[font=Times New Roman]107[/font][font=宋体]——[/font][font=Times New Roman]SD[/font][font=宋体]卡（[/font][font=Times New Roman]SPI[/font][font=宋体]）[/font; 旺宝电子 stm32/stm8

TI RS-485 十大设计技巧: [align=left]是否经常遇到这样的问题：在使用 RS-485 进行设计时，是否有一些技巧或诀窍需要掌握？[/align][align=left]下面总结了使用 RS-485 时需要记住的一系列综合而全面的重要准则。[/align][align=left][color=rgb(205, 23, 31)][url=http://e2e.ti.com/cfs-file.ashx/__key/co; maylove 模拟与混合信号

全差分放大器的Vcom: 如题，理解中的Vcom只和输出有关，是输出的共模电压。这个参数是单端信号的输入范围还是单端信号与地平均后的输入范围（单端转差分，一端接地）？这个输出特性中为什么还是有输入电压范围？这个单端转差分简单原理图中，Vin-与Vin+相等？？？？，与Vcom有关系吗？上图中，最终的Vout增益会是1V/V？; 呜呼哀哉模拟电子

论坛级别建议: 我们论坛级别全部来自威望，这有点不合理啊。我建议可以结合发贴量和威望以及芯币综合考虑。这样才能溵发大家的发贴热情。要不然论坛除了管理员，版主就是金砂了。; laoguo 为我们提建议&公告

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 黑金ZYNQ fpga视频教程 / 通过BRAM实现PS与PL数据交互