FPGA片内ROM测试实验-黑金ZYNQ fpga视频教程-EEWORLD大学堂

: ysz1234; 您好，我按照这个方法制作的boot.bin放在qspiflash上启动提示以下错误，请问是啥原因？谢谢！ U-Boot 2017.01 (Sep 06 2023 - 00:36:54 -0700) Board: Xilinx Zynq DRAM: ECC disabled 512 MiB MMC: sdhci@e0101000: 0 (eMMC) SF: Detected s25fl256s_64k with page size 256 Bytes, erase size 64 KiB, total 64 MiB *** Warning - bad CRC, using default environment In: serial Out: serial Err: serial Net: ZYNQ GEM: e000b000, phyaddr ffffffff, interface rgmii-id eth0: ethernet@e000b000 U-BOOT for petalinux_test_20230830 ethernet@e000b000 Waiting for PHY auto negotiation to complete......... TIMEOUT ! Hit any key to stop autoboot: 0 SF: Detected s25fl256s_64k with page size 256 Bytes, erase size 64 KiB, total 64 MiB device 0 offset 0x520000, size 0xa80000 SF: 11010048 bytes @ 0x520000 Read: OK Wrong Image Format for bootm command ERROR: can't get kernel image!; 2023年09月06日 16:15:26回复|顶(1)

猜您喜欢

推荐帖子

如何构建“全能”芯片: 芯片设计在许多方面都面临各种不同的挑战，需要网络和系统设计专业知识以及芯片技术来解决。归根结底，客户总是希望降低总系统成本，提高产品性能和赢利性。这样，设计网络和系统芯片的公司能否成功满足客户需求，将决定它们在今后几年的发展前途。　　今天，设计人员面临的主要问题是如何构建具备全功能、能处理各种应用的单芯片。构建全功能芯片的成本较高，需要相当的努力，大大超过了构建小芯片的水平。因此，目前我们比以往更; soso FPGA/CPLD

FPGA设计中关键问题的研究: 随着FPGA(Field Programmable Gate Array)容量、功能以及可靠性的提高，其在现代数字通信系统中的应用日渐广泛。采用FPGA设计数字电路已经成为数字电路系统领域的主要设计方式之一[１]。在信号的处理和整个系统的控制中，FPGA不但能大大缩减电路的体积，提高电路的稳定性，而且其先进的开发工具使整个系统的设计调试周期大大缩短[２～３]。本文结合作者的经验和体会，指出FPGA; songbo FPGA/CPLD

有什么适合LED色温调节的芯片，可以实现LED色温的无级调节？: 有什么适合LED色温调节的芯片，可以实现LED色温的无级调节？; vinarhuang DIY/开源硬件专区

恩智浦KW41Z创意征集大赛互动专用帖: [align=left][font=微软雅黑][b]相关活动：[/b][url=https://www.eeworld.com.cn/huodong/201611_NXPKW41ZActivity1/index.html]恩智浦KW41Z有奖创意征集令高能来袭[/url][/font][/align][font=微软雅黑][size=10.5pt][/size][/font][font=微软雅黑][; EEWORLD社区 NXP MCU

一个小程序，麻烦大家帮忙看看，我是初学者: module led(clk,led);input clk;//时钟50Moutput[7:0] led;reg[7:0] led;reg[3:0] num;reg[24:0] counter;reg[7:0] temp [7:0];initialbeginled=8'b1111_1111;//上电瞬间8个LED全部熄灭temp[0]=8'b1111_1110;//点亮第1个LED的编码temp[; woaizhudi FPGA/CPLD

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 黑金ZYNQ fpga视频教程 / FPGA片内ROM测试实验