nfs_install-黑金ZYNQ fpga视频教程-EEWORLD大学堂

: ysz1234; 您好，我按照这个方法制作的boot.bin放在qspiflash上启动提示以下错误，请问是啥原因？谢谢！ U-Boot 2017.01 (Sep 06 2023 - 00:36:54 -0700) Board: Xilinx Zynq DRAM: ECC disabled 512 MiB MMC: sdhci@e0101000: 0 (eMMC) SF: Detected s25fl256s_64k with page size 256 Bytes, erase size 64 KiB, total 64 MiB *** Warning - bad CRC, using default environment In: serial Out: serial Err: serial Net: ZYNQ GEM: e000b000, phyaddr ffffffff, interface rgmii-id eth0: ethernet@e000b000 U-BOOT for petalinux_test_20230830 ethernet@e000b000 Waiting for PHY auto negotiation to complete......... TIMEOUT ! Hit any key to stop autoboot: 0 SF: Detected s25fl256s_64k with page size 256 Bytes, erase size 64 KiB, total 64 MiB device 0 offset 0x520000, size 0xa80000 SF: 11010048 bytes @ 0x520000 Read: OK Wrong Image Format for bootm command ERROR: can't get kernel image!; 2023年09月06日 16:15:26回复|顶(1)

猜您喜欢

推荐帖子

数字电路设计方法: 当前的数字电路设计从层次上分可分成以下几个层次：1. 算法级设计：利用高级语言如C语言及其他一些系统分析工具（如MATLAB）对设计从系统的算法级方式进行描述。算法级不需要包含时序信息。2. RTL级设计：用数据流在寄存器间传输的模式来对设计进行描述。3. 门级：用逻辑级的与、或、非门等门级之间的连接对设计进行描述。4. 开关级：用晶体管和寄存器及他们之间的连线关系来对设计进行描述。算法级是高级的; inoint98 FPGA/CPLD

Verilog HDL的基础知识（English）: Verilog HDL的基础知识.rar包括：1，verilog testbench2，Verilog_Golden_Reference_Guide3，Wiley 1 Verilog Coding For Logic Synthesis Ebook-Spy; liwenqi FPGA/CPLD

icl7135的busy信号能在proteus中仿真出来吗: 各位大侠们：麻烦帮我解决这个问题。我用proteus老出不来busy信号，她一直保持低电平。但D1-D5,B8,4,2,1能不停地变化，这是怎么回事呢？; yanghui_45 嵌入式系统

multisim不同时段仿真结果不一样: 大家好，我用multisim仿真软件时间不长但发现一个问题就是不同时段模拟同样的电路可能出来的结果就不一样，请问大家有遇到这样的现象吗？我的软件是在网上下载的的不是买的。现具体说一下我的电路，搭建电路如图所示，昨天这个电路能振荡且产生占空比为1：1的方波（昨天的忘记截图了），今天再次仿真时却产生了不一样的结果（如图），还请各位帮忙解释一下，还有一问题就是我想用晶振和cd4060结合起来产生方波振荡; wwwlizhencom 模拟电子

急急急……求高手帮助关于DDS信号发生器的！: 本人正在做一个可以输出正弦波和方波的DDS信号发生器，高频的，现在正在画电路图，有哪位高手做过？我用的是51和AD9833，25MHz的晶振，频率我想放大到100MHz，但幅度只有0.6V，有没有哪位高手推荐一块将幅度放大可调的集成运放……我是初学者，感激不禁，有电路图更好……，我的邮箱是[email=zeng_yuesheng@126.com]zeng_yuesheng@126.com[/ema; 梧桐梧桐听雨单片机

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 黑金ZYNQ fpga视频教程 / nfs_install