- 本课程为精品课,您可以登录eeworld继续观看:
- PS的脉动定时器中断ps_timer
- 登录
- 时长:15分33秒
- 日期:2021/04/18
- 收藏视频
- 上传者:Lemontree
- 去评论
推荐帖子
-
关于求余%,乘*除/符号运用
- test_freq[31:0];base_cnt_reg[31:0];test_cnt_reg[31:0];test_freq = 50000000 * test_cnt_reg / base_cnt_reg;和这句test_freq = 50000000 / base_cnt_reg * test_cnt_reg ; 有什么区别吗? 这两句在数学上不是等价的吗?为什么我在编译的时候前一句 会出现
-
wall_e
FPGA/CPLD
-
【问TI】Stelleris系列ARM芯片用SWD方式,硬件如何连接
- 由于SWD方式貌似比JTAG方式仿真和调试能少用两个IO口,以后想只留SWD调试接口来做产品,看了一下芯片的DataSheet,还是不清楚到底要连几根线才好用。有的说要3根SWCLK,SWDIO,和TRST信号线,有的朋友说还要用引线到仿真器的SWO。请专家给个典型连接关系说明,有参考图更佳,很我评估板都是JTAG和SWD合在一起设计的,现在就想多余点GPIO口,能省则省的想法来实现。
-
古道热肠MP3
微控制器 MCU
-
找工作搜罗的关于电子基础知识的简单资料
- 总结的一些笔试面试题资料,数字电路方面的比较多,还期望大家看完之后多提意见。[[i] 本帖最后由 linda_xia 于 2010-4-12 08:25 编辑 [/i]]
-
linda_xia
模拟电子
-
有个问题 直接问了——关于在逻辑中增加测试逻辑问题
- 你好 夏老师我在调试中,想定位设计中是否有问题,因此在原来设计的基础上加入了一些逻辑电路来查看我发出的数据,仅仅是在原来的设计上加入它们,然后用chipscope来查看。加入的逻辑没有输出 ,只是充当把原来设计的一些信号抓取下来(作了些比较)通过chipscope来观察。原来设计是没有问题的,我加这些也通过了行为仿真,可以实现需要的观察逻辑。问题:生成下载代码后,chipscope采集观察逻辑的信
-
lisely
FPGA/CPLD
用户评论