- 本课程为精品课，您可以登录eeworld继续观看：
- UART协议介绍2
- 登录
- 时长：20分3秒
- 日期：2022/03/31
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
请推荐一块学习WinCE的开发板
- 想转入WinCE卡发，看了些文章和资料，弄了个中文的CE6的模拟器，用vmware跑了个wince（虽然启动后鼠标要几分钟才动一下），现在好像无从下手了，所以想买块板子实际操作一下，练练手，请各位兄弟介绍一下，哪家的开发板好点，包括板子的质量，资料，和售后服务，尤其是资料和软件方面的技术支持，请各位兄弟根据自己买板子的经历介绍一下经验跟教训，谢谢！
-
king315
WindowsCE
-
遇到的ActiveSync的问题！
- 插上开发板后，ActiveSync变绿能够识别，现在的问题是用evc却没法把程序下载到板子上，想进行debug也无法连接上，但是可以自己手动把程序copy到板子上。不知道哪里出问题了，大家遇见过吗？ 现在想调试下都不行了，总是连接不上。大家帮帮忙！谢谢！
-
searchaben
嵌入式系统
-
[转载]卡巴斯基 KIS&KAV 7.0.0.124/125 简体中文版 [ 集成正版KEY ]
- 卡巴斯基 KISKAV 7.0.0.124/125 简体中文版 [ 集成正版KEY ][size=3][color=red]「安装说明」[/color] [/size][size=3][color=blue]1. 根据英文原版制作而成，免去汉化烦恼，推荐大家使用；2. 已经集成了KEY，KAV版为本人使用的正版KEY (全自动激活，可自由更换正式版KEY) ；3. 利用卡巴斯基原版的安装界面，不添
-
SuperStar515
嵌入式系统
-
初学者关于数据类型的几个小问题，问大神解惑
- 最近刚开始学习VHDL。在数据类型上面有点困惑，按照书上说，VHDL有三种数据对象，分别是 变量，常量，信号。数据类型有 整形，bit，std_logic等。我想问一下，既然在数字电路中，各个端口 上的信号只有高低电平之分，那为什么还可以把一个信号变量申明为整形或者bit型？std_logic是标准逻辑型，他'0','1'代表高低电平，那bit的 ‘0’ ‘1’代表什么呢？？
-
wlyee_world92
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论