本课程为精品课,您可以登录eeworld继续观看: watchdog介绍2 登录
时长:12分52秒
日期:2022/03/31
收藏视频
上传者:桂花蒸
去评论
推荐帖子
瑞萨电子RL78/G14 demo板低价开团 19.9元包邮
活动页面:[b][size=4][color=#ff0000]【EE团】“马”上精彩 [url=https://www.eeworld.com.cn/eetuan/20140121Renesas/index.php]瑞萨电子RL78/G14 demo板低价开团[/url] 19.9元包邮[/color][/size][/b][b][size=4][color=#ff0000][/color][/s
苏莎莎
瑞萨电子MCU
新手刚尝试做pcb遇到的问题
刚学AD10没几天,朋友发了一个原理图和pcb图给我让我练练手,遇到了很多问题:1.原理图库自己照着已经做好了,但在做pcb封装库的时候不知道各个器件的封装怎么做,是不是每个封装都要照着给的pcb图画尺寸?找到的一些教材上都是标了尺寸画芯片的,或者直接找到封装库复制粘贴的,我做好的封装都是从库里找到直接复制过来的,这样可以吗2.原理图里的排针有两个,针的方向和顺序不一样,是不是也要画两个,不然只有
成车趁
PCB设计
交流贴-面向状态的嵌入式开发框架
首先声明,以下只是我的个人想法,具体可行性和实现,还需要经过很过拷问开始了在做单片机开发的时候,特别是中小型的系统中,常常是输入-》处理-》输出即是根据不同的输入来处理,然后生成不输出那么是不是可以这样来理解将不系统中所有的状态定义好,在为每一个状态设计一个特定处理程式,比如某个输入为1的时候 执行…………这就是我的面向状态的开发框架基本思想本人只会51单片机,就用51单片机+KEIL C来说明了
LQ77630
嵌入式系统
MSP430F5438学习笔记 basic io
[p=26, null, left][color=#000][font=Arial]1.熟悉MSP430的时钟系统[/font][/color][/p][p=26, null, left][color=#000][font=Arial]2.操作GPIO[/font][/color][/p][code]// 时钟默认情况// FLL时钟FLL选择 XT1// 辅助时钟ACLK选择 XT132768H
qinkaiabc
微控制器 MCU
DDR3 IP核例化求指导
原理图上有3个DDR3颗粒,其中两个输出16位数据,余下的一个输出8位数据。这3个DDR3是共用地址线还有控制信号。想知道在例化的时候应该怎么设置,特别是数据位。我这里用的是Altera DDR3 IP core with uniPHY,硬核有MPFE。是直接把输出数据位设成40位(使能ECC),还是说需要通过MPFE设置3个port来控制三个DDR3颗粒?刚开始做,不是很清楚,求大家帮助啊!谢谢
robertslyh
FPGA/CPLD
完成课时学习+ 分/次