- 本课程为精品课，您可以登录eeworld继续观看：
- ADC介绍2
- 登录
- 时长：7分21秒
- 日期：2022/03/31
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
求fpga驱动LCD1602的思路
- [size=4]最近一直在调这个液晶，初步算是可以显示字符了，我用的一段式状态机，初始化和字符显示都在一个状态机里边，现在的问题是，我要用它显示一行字符，我无法做到当数据有变化时才刷新液晶显示，现在的状况是初始化完成后状态机一直后面两个状态循环，不停的写指令和写数据，根据1602的延时标准，大概每个数据要刷新几百次吧，我觉得太无语了，而且这样子做数据量一多容易出问题，所以请教各位怎么使输入的数据有
-
kobe1941
FPGA/CPLD
-
关于8962开发板TCP通讯试验
- 请问大家，我在ZLG的8962开发板TCP通讯试验，开发板作服务器。我完全按照ZLG的实验教程做的，但是我在PC机上输入//192.168.21.6时，总是打不开网页呢？有谁做过这个实验吗？是不是哪里还需要改动呢？
-
ZHANGXUEJIE
微控制器 MCU
-
用单片机来测试---程序运行的时间
- [img]border=0[/img]当需要知道程序的运行时间时，你们怎么做呢？可以仿真，用示波器，或者不嫌麻烦的话可以去数指令，今天给大家介绍一种简单可行的方法。仿真我总是觉得不太准（可能只是个人感觉问题）；示波器的话，好多人手头又没有，或者是自己在家时，个人有示波器的就更少了。如今的好多单片机都自带捕获功能，那么，我们不就可以用单片机来测时间的长度了吗。好，说干就干。我现在需要测试的是板子（姑
-
一个小白
stm32/stm8
-
双向IO口仿真测试
- 初学FPGA，我是用原理图设计的，其中存在IO双向口。仿真时写测试程序中相关的如下：wire [15:0] XDSP_DATA；//IO双向口reg [15:0] XDSP_DATA_IN;//输入口reg link;//三态控制assign XDSP_DATA = link ? XDSP_DATA_IN : 16'bz;在测试里面，我给link赋值1，先给XDSP_DATA_IN写入数据，16位
-
xiaohesdu
FPGA/CPLD
-
OLED资料
- 这是本次活动中将要使用到的OLED资料。请大家注意权利和使用范围。
-
drjloveyou
DIY/开源硬件专区
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
