Capture软件原理图信号联通-Cadence Allegro 17.4零基础入门66讲PCB Layout设计实战视频-EEWORLD大学堂

课程介绍

相关标签： PCB Cadence

为了解决学员反馈的Allegro操作难、新版本不会用、不知从何下手去学这个工具、不会安装等疑难杂症，我们本次课程采用了最新版本CadenceAllegro17.4来录制的。从原理图符号、原理图绘制、PCB封装、PCB绘制这几个方向来对软件的一些常用的操作进行罗列，对每一个操作进行庖丁解牛式的实操讲解，并对重要的知识点用PPT罗列，让每一个学员都学能够快速掌握并应用到高速PCB设计实战中。

学习目标：
1、掌握使用Orcad工具画原理图符号
2、掌握使用Orcad工具画原理图
3、掌握使用Allegro工具画PCB封装
4、掌握使用Allegro工具进行PCB布局、布线
5、握使用Allegro工具进行阻抗、规则设计
6、掌握使用Allegro工具输出生产gerber文件

显示全部 ↓

猜您喜欢

推荐帖子

买ST的IC真够难的,求购: ST72F321R9T6 1包ST72F324R6T6 4包; huanglx stm32/stm8

arm和mc35i的gprs 协议栈的问题: 我用lpc2138和mc35i做了一个通信模块，通过gprs发送adc的数据。我想问一下1,mc35i是否带有协议栈？2,协议栈处于流程中的哪一部分，即先把数据做成IP包再通过AT命令传给MC35I，还是直接把数据用AT命令传给模块？3,有没有相关的例子代码？能否发给我参考一下谢谢了！我的邮箱是hoisf@163.com; jiafenyong ARM技术

浅谈VHDLVerilog的可综合性以及对初学者的一些建议: 一、HDL不是硬件设计语言过去笔者曾碰到过不少VHDL或Verilog HDL的初学者问一些相似的问题，诸如如何实现除法、开根号，如何写循环语句等等。在这个论坛上，也时常能看到一些网友提出这一类的问题。对于这些问题，首先要明确的是VHDL和Veriglog并非是针对硬件设计而开发的语言，只不过目前被我们用来设计硬件。HDL是Hardware Description Language的缩写，正式中文; 雷北城 FPGA/CPLD

wen: 镇么我看不到镇么我看不到镇么我看不到镇么我看不到; dushao DSP 与 ARM 处理器

出售二手DM642多通道视频开发板: [url]https://2.taobao.com/item.htm?spm=2007.1000337.18.1.jDdGVq&id=521156356900[/url]; gongjian32 淘e淘

WINCE下如何在.db数据库中查找数据: 怎么查询.db中的数据啊，或者大家有没有相关的例子，先谢过了啊; sunway73 嵌入式系统

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / Cadence Allegro 17.4零基础入门66讲PCB Layout设计实战视频 / Capture软件原理图信号联通

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多