Gerber文件层叠与参数设置介绍-Cadence Allegro 17.4零基础入门66讲PCB Layout设计实战视频-EEWORLD大学堂

课程介绍

相关标签： PCB Cadence

为了解决学员反馈的Allegro操作难、新版本不会用、不知从何下手去学这个工具、不会安装等疑难杂症，我们本次课程采用了最新版本CadenceAllegro17.4来录制的。从原理图符号、原理图绘制、PCB封装、PCB绘制这几个方向来对软件的一些常用的操作进行罗列，对每一个操作进行庖丁解牛式的实操讲解，并对重要的知识点用PPT罗列，让每一个学员都学能够快速掌握并应用到高速PCB设计实战中。

学习目标：
1、掌握使用Orcad工具画原理图符号
2、掌握使用Orcad工具画原理图
3、掌握使用Allegro工具画PCB封装
4、掌握使用Allegro工具进行PCB布局、布线
5、握使用Allegro工具进行阻抗、规则设计
6、掌握使用Allegro工具输出生产gerber文件

显示全部 ↓

用户评论

: 李清龙; 可以提供课件下载链接路径吗; 2024年02月23日 16:16:08回复|顶()

: bigbat; 这个软件怎么用可以看明白，但是就是不知道怎么画PCB，所以看了视频觉得会了，实际动手就不行了。所以到现在都没有看到好一点的PCB设计视频。; 2023年10月04日 09:55:16回复|顶()

猜您喜欢

推荐帖子

请教QSYS里打开System Console的问题: 我用的是Quartus II 13.1 (64-bit)。打开QSYS后，Tools->System Console，然后弹出一个窗口，内容为：Cannot load library:'C:/altera/13.1/quartus/bin\jre\bin\client\jvm.dll'，请问是怎么回事？如何解决？谢谢。; anyking FPGA/CPLD

Cyclone III FPGA开发板详细电路图: Cyclone III FPGA开发板详细电路图; unbj FPGA/CPLD

弱下拉与强下拉，弱上拉和强上拉: 弱下拉与强下拉，弱上拉和强上拉Altera与Xilinx内部提供的上下拉一般是弱的，也就是电阻都比较大，这样电流比较小，充电比较慢，导致上下拉的速度比较缓慢。这样做的好处，一是提供了上下拉供开漏电路使用，另一方面因为比较弱，可以由FPGA外面的电路来提供强下拉将其override掉。如果内部比较强，则不方便将其减弱。下面是一个人做的实验：今天做的实验就是发现一个开漏设计的上拉特别慢，慢得功能都出错; drjloveyou FPGA/CPLD

新手关于stm32仿真器的疑惑: 买的是万利399的开发板使用IAR+st link 2(内置)疑惑：1. 自己做板子的话就没有内置的st link 2了是不是？2. 是否可以使用ulink, jlink等等？3. link仿真电路怎么设计？4.大家自己做的板子都使用的什么仿真工作来调试？多谢大家的关注！; wang1983ning stm32/stm8

ARM开发详解-----dsp难分的伴侣: 由于以后dsp要与arm结合，现在先把他搬到这里来，以免以后用得着！最先的地址[url=https://bbs.eeworld.com.cn/thread-75350-1-2.html]https://bbs.eeworld.com.cn/thread-75350-1-2.html[/url]不要重复下载就好，我只是整理我的东西，以后好用，方便网友而已！[[i] 本帖最后由 gaoxiao 于 2; gaoxiao 微控制器 MCU

SenseTime商汤科技（深圳）招聘FPGA优化验证工程师: [b]FPGA优化验证高级工程师[/b][b]职位描述[/b][p=22, null, left][color=rgb(119, 119, 119)]岗位职责：[/color][/p][p=22, null, left][color=rgb(119, 119, 119)]1.机器视觉、卷积神经网络算法在FGPA上的实现及优化；[/color][/p][p=22, null, left][color; ZHENGYIatST 工作这点儿事

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / Cadence Allegro 17.4零基础入门66讲PCB Layout设计实战视频 / Gerber文件层叠与参数设置介绍

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多