PCB Editor软件扇出相关操作介绍-Cadence Allegro 17.4零基础入门66讲PCB Layout设计实战视频-EEWORLD大学堂

课程介绍

相关标签： PCB Cadence

为了解决学员反馈的Allegro操作难、新版本不会用、不知从何下手去学这个工具、不会安装等疑难杂症，我们本次课程采用了最新版本CadenceAllegro17.4来录制的。从原理图符号、原理图绘制、PCB封装、PCB绘制这几个方向来对软件的一些常用的操作进行罗列，对每一个操作进行庖丁解牛式的实操讲解，并对重要的知识点用PPT罗列，让每一个学员都学能够快速掌握并应用到高速PCB设计实战中。

学习目标：
1、掌握使用Orcad工具画原理图符号
2、掌握使用Orcad工具画原理图
3、掌握使用Allegro工具画PCB封装
4、掌握使用Allegro工具进行PCB布局、布线
5、握使用Allegro工具进行阻抗、规则设计
6、掌握使用Allegro工具输出生产gerber文件

显示全部 ↓

猜您喜欢

推荐帖子

谁能帮我分析一下这个矩阵键盘的扫描函数。我最后一句看不出: #include#define uint unsigned int#define uchar unsigned charuchar code tab[]={0xee,0xed,0xeb,0xe7,0xde,0xdd,0xdb,0xd7,0xbe,0xbd,0xbb,0xb7,0x7e,0x7d,0x7b,0x77,};uchar code tab1[]={0x88,0Xbe,0Xc4,0X94,0; cf2928 单片机

多个wire变量求和问题: 请问哪位大侠知道怎么简化多个变量求和的verilog编程？输出为wire。现在我一个一个输入，太麻烦了。程序如下：[color=Red]wire[/color][13:0] a;reg[7:0] b [0:63];...[color=Red]assign[/color] a = b[0]+ b[1]+ b[2]+...+ b[63];...我试过用for语句，可是编译总是通不过。for (j=0;; collinsw FPGA/CPLD

2013题目: [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:02 编辑 [/i]2013题目！大家加油; yehen0611 电子竞赛

逻辑分析仪基础知识: 现在示波器集成逻辑分析仪已经很风行，我觉得如果搭配强大的上位机软件的话还是很好用的，示波器只负责采集数据。下面来看看逻辑分析仪基础知识:); qq849682862 测试/测量

vs2005下开发wince6.0 dsplink程序？: 我的开发环境是vs2005，已经安装了带有dsplink的sdk。现在我想在开发wince6.0程序时使用dsplink的api，应该怎么配置vs2005？ps：之前我是这样配的，添加dsplinkk.lib 在文件里include dsplink.h 然后就编译，就编译出错，说什么MAX_DSPS没有定义，然后还有什么语法错误唉，MAX_DSPS貌似是perl脚本里的一个变量，我在命令行下已经成; liusum 嵌入式系统

无线传感器网络节点的总体设计: [size=4]无线传感器网络（Wireless Sensor Networks，简称WSNs）是由部署在监测区域内大量的廉价微型传感器节点组成，通过无线通信形成一个多跳自组织网络系统，能够实时监测、感知和采集网络分布区域内监视对象的各种信息，并加以处理，完成数据采集和监测任务。WSNs综合了传感器、嵌入式计算、无线通讯、分布式信息处理等技术，具有快速构建、自配置、自调整拓扑、多跳路由、高密度、节; Aguilera 无线连接

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / Cadence Allegro 17.4零基础入门66讲PCB Layout设计实战视频 / PCB Editor软件扇出相关操作介绍

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多