• 本课程为精品课,您可以登录eeworld继续观看:
  • PCB Editor软件扇出相关操作介绍
  • 登录
课程介绍
相关标签: PCB Cadence
为了解决学员反馈的Allegro操作难、新版本不会用、不知从何下手去学这个工具、不会安装等疑难杂症,我们本次课程采用了最新版本CadenceAllegro17.4来录制的。从原理图符号、原理图绘制、PCB封装、PCB绘制这几个方向来对软件的一些常用的操作进行罗列,对每一个操作进行庖丁解牛式的实操讲解,并对重要的知识点用PPT罗列,让每一个学员都学能够快速掌握并应用到高速PCB设计实战中。

学习目标:
1、掌握使用Orcad工具画原理图符号
2、掌握使用Orcad工具画原理图
3、掌握使用Allegro工具画PCB封装
4、掌握使用Allegro工具进行PCB布局、布线
5、握使用Allegro工具进行阻抗、规则设计
6、掌握使用Allegro工具输出生产gerber文件

显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    分享一个滤波器在线设计网址
    [url]http://www.analog.com/designtools/cn/filterwizard/[/url]选择滤波器类型设置滤波器参数选择器件型号下载设计文件生成的压缩包PDF文档的部分内容
    littleshrimp ADI参考电路
    请教这个电感的电抗值
    [i=s] 本帖最后由 dontium 于 2015-1-23 12:43 编辑 [/i]请教这个电感是mh的
    jys031006 模拟与混合信号
    FPGA时序收敛
    您编写的代码是不是虽然在仿真器中表现正常,但是在现场却断断续续出错?要不然就是有可能在您使用更高版本的工具链进行编译时,它开始出错。您检查自己的测试平台,并确认测试已经做到100%的完全覆盖,而且所有测试均未出现任何差错,但是问题仍然顽疾难除。虽然设计人员极其重视编码和仿真,但是他们对芯片在FGPA中的内部操作却知之甚少,这是情有可原的。因此,不正确的逻辑综合和时序问题(而非逻辑错误)成为大多数逻
    jjkwz FPGA/CPLD
    在放大电路的是后加入负载后工频以及耦合电容的运用
    可能是不加入负载的话一直是屏蔽线,但是负载是自己临时串上去的,那这个是什么原因 该怎么解决?然后希望大家能帮忙解答下,如果不是用传递函数计算的话,该怎么运用耦合电容的同时防止自激
    关耳008 模拟电子
    除了wince cab manager,还有别的打包工具吗?
    如题,cab manager已经超过20次了。还有别的打包工具吗?怎么使用?
    xkzzwx 嵌入式系统

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved