Capture与PCB Editor同步网表与错误解析-Cadence Allegro 17.4零基础入门66讲PCB Layout设计实战视频-EEWORLD大学堂

课程介绍

相关标签： PCB Cadence

为了解决学员反馈的Allegro操作难、新版本不会用、不知从何下手去学这个工具、不会安装等疑难杂症，我们本次课程采用了最新版本CadenceAllegro17.4来录制的。从原理图符号、原理图绘制、PCB封装、PCB绘制这几个方向来对软件的一些常用的操作进行罗列，对每一个操作进行庖丁解牛式的实操讲解，并对重要的知识点用PPT罗列，让每一个学员都学能够快速掌握并应用到高速PCB设计实战中。

学习目标：
1、掌握使用Orcad工具画原理图符号
2、掌握使用Orcad工具画原理图
3、掌握使用Allegro工具画PCB封装
4、掌握使用Allegro工具进行PCB布局、布线
5、握使用Allegro工具进行阻抗、规则设计
6、掌握使用Allegro工具输出生产gerber文件

显示全部 ↓

猜您喜欢

推荐帖子

fpga新人求助，各位大侠，请问这个秒表拷到实验板上能用不？如果有错的话要怎么改啊？: module time_m(clk,set,suspend,stop,clear,led,fen1,fen2,miao1,miao2,fenmiao1,fenmiao2);parameter state0 = 2'b00,state1 = 2'b01,state2 = 2'b10,state3 = 2'b11;input clk,set,suspend,stop,clear;output[17:0; 254677892 FPGA/CPLD

请教一个IAR下malloc的问题: 各位大侠，请教个IAR下malloc的问题。我的一个zip算法库是在vc上生成的。然后我把相关压缩和解压源码放到IAR4.42A下，编译通过。但是在debug的时候，发现单步走到malloc的地方就有问题了，一直提示我MEM_ERROR，也就是 there was not enoughmemory 。搞不明白，因为我buffer就开了10个字节，IAR下堆栈大小都是1K的。这是为何呢？; Forrest 嵌入式系统

如何在WINCE5.0上跑JAVA程序？: 需要移植一个JVM吗？有现成的吗？各位大侠帮忙给个思路。; xiaobao979 嵌入式系统

求奉献: 谁有xilinx12.3的破解文件，麻烦奉献一下，[email]1021079221@qq.com[/email],谢了; hhq520189 FPGA/CPLD

2.4G天线运用_v1.2: kevin-wang 无线连接

launch pad晶振: launchpad里面带的那个晶振要接多大的电容，哪位大神指点一下; cs123cs123 微控制器 MCU

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / Cadence Allegro 17.4零基础入门66讲PCB Layout设计实战视频 / Capture与PCB Editor同步网表与错误解析

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多