PCB Editor软件精准定位与坐标定位-Cadence Allegro 17.4零基础入门66讲PCB Layout设计实战视频-EEWORLD大学堂

课程介绍

相关标签： PCB Cadence

为了解决学员反馈的Allegro操作难、新版本不会用、不知从何下手去学这个工具、不会安装等疑难杂症，我们本次课程采用了最新版本CadenceAllegro17.4来录制的。从原理图符号、原理图绘制、PCB封装、PCB绘制这几个方向来对软件的一些常用的操作进行罗列，对每一个操作进行庖丁解牛式的实操讲解，并对重要的知识点用PPT罗列，让每一个学员都学能够快速掌握并应用到高速PCB设计实战中。

学习目标：
1、掌握使用Orcad工具画原理图符号
2、掌握使用Orcad工具画原理图
3、掌握使用Allegro工具画PCB封装
4、掌握使用Allegro工具进行PCB布局、布线
5、握使用Allegro工具进行阻抗、规则设计
6、掌握使用Allegro工具输出生产gerber文件

显示全部 ↓

用户评论

: 李清龙; 可以提供课件下载链接路径吗; 2024年02月23日 16:16:08回复|顶()

: bigbat; 这个软件怎么用可以看明白，但是就是不知道怎么画PCB，所以看了视频觉得会了，实际动手就不行了。所以到现在都没有看到好一点的PCB设计视频。; 2023年10月04日 09:55:16回复|顶()

猜您喜欢

推荐帖子

ARM开发工程师入门宝典: dizhonghua88 单片机

51单片机实例35个-电路和软件: 51单片机实例35个-电路和软件.rar; qingqi 51单片机

【Quartus】告警信息之PIN没有约束信息: Found pins functioning as undefined clocks and/or memory enables原因:是你作为时钟的PIN没有约束信息。可以对相应的PIN做一下设定就行了。主要是指你的某些管脚在电路当中起到了时钟管脚的作用，比如flip-flop的clk管脚，而此管脚没有时钟约束，因此QuartusII把“clk”作为未定义的时钟。措施:如果clk不是时钟，可以加“; eeleader FPGA/CPLD

zigbee的source routing: 项目中有需求concentrator和route都要相互通讯。我看了z-stack developer guide的关于mto的说明，其中关于source routing很纠结。MTO适合那种感应器的网络，每次都是router发起，然后concentrator回应。但是实际项目中需要concertrator主动的要控制router。纠结一：Many-To-One的有个参数是关于concentrat; slayerjojo 无线连接

电阻电容降压电路: 将交流市电转换为低压直流的常规方法是采用变压器降压后再整流滤波，当受体积和成本等因素的限制时，最简单实用的方法就是采用电容降压式电源。采用电容降压时应注意以下几点:1、根据负载的电流大小和交流电的工作频率选取适当的电容，而不是依据负载的电压和功率。2、限流电容必须采用无极性电容，绝对不能采用电解电容。而且电容的耐压须在400V以上。最理想的电容为铁壳油浸电容。3、电容降压不能用于大功率条件，因为不; qwqwqw2088 模拟与混合信号

关于时钟DS1302的问题: if(k3==0){ while(!k3);timedata[0]--;if(timedata[0]0){timedata[0]=59;} 请问这句代码有问题吗？为什么我timedata[0]小于0时，得不到59，而是41？数组是char timdata[5]。如是加，timedata[0]最多也是加到41，不能上60，这是什么原因？？？？请解答。。。; yylove 51单片机

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / Cadence Allegro 17.4零基础入门66讲PCB Layout设计实战视频 / PCB Editor软件精准定位与坐标定位

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多