- 本课程为精品课，您可以登录eeworld继续观看：
- 语法篇_Verilog基础语法
- 登录
- 时长：45分47秒
- 日期：2024/03/31
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
单个数码管显示程序——开发板程序之一
- [color=#2e8b57]/******************************************************************************(C) Copyright 2007,单片机初学者园地*All Rights reserved.**项目名称：51单片机学习开发系统**本文件名称：sigle-led.c** 完成作者 ： 单片机初学者[/col
-
呱呱
单片机
-
CPLD刚入门新手。。。还请高手指教
- 程序功能描述：当检测到overcurrent_in上升沿来后，overcurrent_out输出高电平并保持5秒。我的程序如下：library ieee;use ieee.std_logic_1164.all;entity test isport(overcurrent_in:in std_logic;overcurrent_out:out std_logic;clk:in std_logic);
-
heeh_only
FPGA/CPLD
-
为什么不是只执行一次
- [backcolor=rgb(239, 245, 249)][size=14px]我写了一个读写24C256的程序。[/size][/backcolor][backcolor=rgb(239, 245, 249)][size=14px]先往里写3个数据，再读出来。[/size][/backcolor][backcolor=rgb(239, 245, 249)][size=14px]如果和写的一致，
-
chenbingjy
微控制器 MCU
-
美好的十年工程师生涯（转载）
- [color=#000][font=Arial, Helvetica, sans-serif, 宋体]再过几天就是我从业十年的纪念日啦，回首这过去的十年，个中辛酸和快乐只有经历过后才有切肤的体会，有加班的烦劳，有择业的困惑，有面试的尴尬，当然，也有成功的喜悦，但我很庆幸，我用了十年的时间做好了自己的职业定位，也具备了一定的综合实力。这是并不漫长的十年，确是我的生命历程中最美好的十 年，我觉得很值。
-
qinkaiabc
工作这点儿事
-
电平读取问题
- IO是输入读取电平值
-
tangwei8802429
模拟电子
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
用户评论