- 本课程为精品课，您可以登录eeworld继续观看：
- 实战篇：高速ADDA实验（第一讲）
- 登录
- 时长：33分25秒
- 日期：2024/03/31
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
altera FPGA学习
- 在这里，就简单描述一下自己当时学习FPGA的经过：1、语言的学习，当时在学校的时候听了点电子设计的课程，然后略知了点VHDL，后来发现VHDL不太实用（个人认为），所以就学习verilog HDL；2、FPGA的学习，主要是对其的了解，刚开始学么，当时选择了altera公司的，所以就从他的介绍，开发环境等等之类开始；3、动手实践，主要在于运用FPGA实现某些功能的时候，自己开始设计原理图到PCB，
-
eeleader
FPGA/CPLD
-
IT大师的结局
- [size=6]这本书写的很好，也很真实，我想把这本书学精通，拿到书看到这“疯老头”就心凉了，合书散步了。看这老头可不是街头要钱的，这人可是走火入魔的大师，看样子是一天只吃一餐饭，几个月没时间理发和修胡子，衣服至少半年没买新的了。每夜3点还不睡，地板和床不分，所以鞋子没必要穿了，眼睛高度花眼，其实比我们街上要钱的人还可怜！！！[/size][size=7][color=blue]祝：IT人身体健康
-
青叶漂零
聊聊、笑笑、闹闹
-
【新思科技IP资源】原型验证即服务（PaaS）：突破芯片设计流程瓶颈，简化创新路径
- 流片成功无疑是所有芯片开发者的共同目标，否则耗时持久的努力和流片所产生的高昂成本都将付诸东流。基于FPGA的原型验证是芯片流片前非常重要的一个步骤，不仅可以提高流片成功率，还可加速软件的开发速度。在进行FPGA原型验证的过程中可能会遇到各种问题，比如说：在尝试访问多个原型验证系统时发现它们都已被占用，但不知道每个系统会被占用多久没有现成的批次排队或调度信息可查看无法集中管理硬件安装无法自动进行原型
-
arui1999
综合技术交流
-
请问有高手看得懂这个程序吗？？我搞不懂怎么弄引脚锁定！~~~~
- library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity correct_counter2 isport(en:instd_logic;ren:instd_logic;clk:instd_logic;numb0:instd_logic_vector(3 downto 0);numb1:instd_
-
eeq619
嵌入式系统
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
