- 本课程为精品课，您可以登录eeworld继续观看：
- 实战篇：Xilinx原语的使用（第二讲）
- 登录
- 时长：27分5秒
- 日期：2024/03/31
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
闲聊
- 大家接触电子这一类大概是自己多大的时候。。。
-
北夷蛮荒
聊聊、笑笑、闹闹
-
freescale coldfire中文编程参考手册
- 这是飞思卡尔公司著名的COLDFIRE系列处理器的编程参考手册，coldfire的中文资料不多，这里转过来希望对更多人有用。此参考手册，包括指令集描述coldfire内核架构寻址模式等
-
bluehacker
NXP MCU
-
VHDL 类型转换的完整详细版，有表格比较和示例说明的最好啦~谢谢！
- 在网上找的资料都不完全，有的还是不对的。最近发现，数字信号的处理在 VHDL里真的不是很好弄，尤其在类型转换里，没办法谁让它是强类型语言呢~比如 bit(),to_bit(),bit_vector(),to_bitvector(),std_logic(),to_stdlogic(),integer(), to_integer(),conv_integer(),std_logic_vector(),
-
xpuecnig
FPGA/CPLD
-
财富500强猎头公司急招以下岗位！
- RF 工程师(工作地点 深圳龙岗)要求：(本科以上学历 3人)1.精通RF電路設計與分析，熟練掌握天線設計實際經驗及低噪音放大器線路設計，有車廠實際經驗者優先。2.熟練使用ADS、MWO、ANSOFT、IE3D等RF仿真軟體（ANSOFT、IE3D必須得懂。3.有AM/FM天線玻璃天線，UHF、VHF放大器獨立開發經驗。4.具有熟練的射頻理論知識，專案協調能力及規劃能力。5.工作責任心強，具備豐富
-
sean.wang
求职招聘
-
modelsim仿真问题
- module ff(clk,rst,in,out);input clk;input rst;input in;output out;reg out;reg in_pre;always @(posedge clk)beginif (rst)beginin_pre = 1'b0;out= 1'b0;endelsebeginin_pre = in;out = in_pre;endendendmodule
-
eeleader
FPGA/CPLD
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
