datasheet

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / FPGA Verilog开发实战指南——基于Intel Cyclone IV / RAM-IP核的调用（六）

  • 本课程为精品课，您可以登录eeworld继续观看：
  • RAM-IP核的调用（六）
  • 登录
课程目录课程笔记
课程介绍
相关标签： FPGA Altera Intel Cyclone
野火 FPGA Verilog开发实战指南——基于Intel Cyclone IV


推荐视频

    猜您喜欢

    推荐帖子

    求助
    void ReceiveAck(void){ unsigned char i = 0; SCL_1; Delay(5); DIR_IN; while ((SDA_IN == 0x01 /*sda==1*/)(i255)/*调试方便,可以不要*/) { i++; } DIR_OUT; SCL_0; Delay(5);}这是I/O模拟I2C程序中的一个子程序（检查应答位），也就是在第九个clock时，
    zzbaizhi 微控制器 MCU
    ADC模块误差的定义、影响和校正方法
    [backcolor=white][color=#000000][font=Arial, Microsoft YaHei, 微软雅黑, SimSun, 宋体, sans-serif]ADC[/font]模块是一个12位、具有流水线结构的模数转换器，用于控制回路中的数据采集。本文提出一种用于提高TMS320F2812ADC精度的方法，使得ADC精度得到有效提高。1 ADC模块误差的定义及影响分析1.
    Jacktang 模拟与混合信号
    真正大幅改善音频重放系统失真的办法
    传统的音频重放系统中，放大器是闭环的，总谐波失真普遍低至0.01%甚至更低，而电-声器件是开环的，其总谐波失真在1%量级，为系统瓶颈。方案这样做: 播放器音源放在发烧友的耳朵上，播放器上装一个不错的咪头，对烧友耳朵边的声音进行采样，插入播放器处理，修正音箱的失真。当然了，还得作近场抑制处理，烧友本人摇头晃脑陶醉情不自禁唱出的声音，要被处理掉瞎想的，估计很难弄，不然已经会有产品了，烧友的钱很好赚的
    PowerAnts 模拟电子
    几乎零基础，学FPGA，到能简单编程，要多久
    项目需要，可能要学习FPGA。之前，学校里接触过Verilog。基本没印象了。工作后一直都用c.学过一段时间Java，网页编程方面。电路略懂一点。做过一些原理图设计，和layout。没人带，如果现在开始自学，按照努力或拼命的程度来算，到能够编写很简单的代码，运行正常。大概要多久呢?求指点啊。:congratulate:
    ienglgge FPGA/CPLD
    版主帮看看为什么通过IAP写的应用程序无法运行
    帮忙看看IAP.rar (383.54 KB)下载次数:92010-7-19 10:45IO.rar (373.27 KB)下载次数:22010-7-19 10:45
    zbashore stm32/stm8
    PT2262和72对，怎么用在无线上呢
    要求载波频率小于30M
    os_mcu_i 无线连接

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved