大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / FPGA Verilog开发实战指南——基于Intel Cyclone IV / SDRAM读写控制器的设计与验证（SDRAM仲裁模块（一））

本课程为精品课，您可以登录eeworld继续观看：
SDRAM读写控制器的设计与验证（SDRAM仲裁模块（一））
登录

课程目录课程笔记

时长：16分37秒
日期：2025/02/23
收藏视频
上传者：MartinFowler
去评论

课程介绍

相关标签： FPGA Altera Intel Cyclone

野火 FPGA Verilog开发实战指南——基于Intel Cyclone IV

推荐视频

猜您喜欢

推荐帖子

【NUCLEO-L452RE测评】在已有测试仪表下的提高精度的测试的方法讨论: 此文纯属讨论——因为原先想搭一电路进行测试，但时间有限，只能抛出讨论，以后有时间再进行测试了。手头有一块51搭建的基于24位ADC的6.5位万用表，6位精度还是可以保证的，因此设计原理见图31的电路进行测试。先忽略所有内阻等因素，直接讨论测试原理：i1直接从4.5位万用表读出。当K闭合时，i1=i1-ix；两精密电阻的分压由电压表读出，其电流i2=V1/R2；可以得到i1+ix=i2；ix=|i2; zhjb1 stm32/stm8

RC snubber circuit 设计原理: [i=s] 本帖最后由 shaorc 于 2019-5-19 18:17 编辑 [/i][font=仿宋, 仿宋_GB2312][size=4][color=#000000]如图，为了减少音频信号接入扬声器负载时，电压突波对负载的冲击，以及振铃效应要加入RC snubber circuit RC吸收电路（红框），或者茹贝尔电路看过几个案例设计的拓扑，电阻的阻值很小，只有几Ω，而且电阻功率稍微大一点; shaorc 模拟电子

28335CMD文件的问题: 在main()函数中设置了5个数组，长度各为5000个。更改CMD文件，将其地址设置在ZONE6区（外部RAM），编译通过但运行不能进中断。这是为什么？; simon_eun 微控制器 MCU

关于source中的TARGETLIBS和SOURCELIBS的区别: 请教各位：TARGETLIBS= \$(_PLATCOMMONLIB)\$(_CPUINDPATH)\oal_startup_pxa27x.lib \这个是不是不需要两此LIB拷贝到工程目录下，类似静态链接？？SOURCELIBS和TARGETLIBS区别是什么呢？谢谢！！！; fujike029 嵌入式系统

使用WORK BENCH时将代码加入工程，但是代码无法同步。谁有解决的方法呢。: 使用WORK BENCH将本地的代码加入到工程中，有时候代码可以同步有时候代码不能完成同步，这样的话，在WORK BENCH 中看代码就十分不方便，使用STATIC ANALSIS根本就无法完成，不知道是什么原因，大家有没有遇到类似的问题，或者是解决这类问题好的办法呢。另外大家用WROK BENCH都是怎么用的，建工程建哪种类型的呢。; Nthdy184 嵌入式系统

最新版电路设计软件Altium Designer 10发布: ed2k://|file|%5B%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1%E8%BD%AF%E4%BB%B6%5D.Altium.Designer.v10.0.iSO-HS.bin|2428762112|b36e59b02dbdddcb89432bcbc975dd7a|h=hcnemvjqayvpsnw76uhtdv6ehgkkhc45|/ed2k://|file|; tangguanglun PCB设计

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

完成课时学习+分/次

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved