datasheet

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / FPGA Verilog开发实战指南——基于Intel Cyclone IV / 简易DDS信号发生器的设计与验证（四）

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 简易DDS信号发生器的设计与验证（四）
  • 登录
课程目录课程笔记
课程介绍
相关标签： FPGA Altera Intel Cyclone
野火 FPGA Verilog开发实战指南——基于Intel Cyclone IV


推荐视频

    猜您喜欢

    推荐帖子

    HDVICP_H.264压缩问题
    1.dsp端单独运行HDVICP测试程序，通过开发器读取本地文件进行H.264压缩，压缩结果正确可以播放。由于测试程序读取的测试图像较小为176*144，用开发器读取本地文件的时间还可以接受，当尝试测试2448*2048的图像压缩时，粗略计算用开发器读取本地文件时间为1个多小时，于是想将HDVICP封装成一个库，一个.a64p的文件，在arm端调用该.a64p文件，然后再arm端读取本地文件（读取
    lyc715088692 TI技术论坛
    了解ADC内部原理
    前言用了这么久ADC,从没细看过ADC的内部原理和如何获得最佳精度，今天看到一篇ST的官方文档讲的不错，这里整理分享给大家。SAR ADC内部结构STM32微控制器中内置的ADC使用SAR（逐次逼近）原则，分多步执行转换。转换步骤数等 于ADC转换器中的位数。每个步骤均由ADC时钟驱动。每个ADC时钟从结果到输出产生一 位。ADC的内部设计基于切换电容技术。下面的图介绍了ADC的工作原理。下面的示
    btty038 无线连接
    关于msp430g2553的io中断的问题
    实验目的：按下按键（P1.3对应），LED发光二极管（对应P1.0）亮灭状态改变。于是用如下程序，发现没有预期的效果，也不知道哪里出了问题，大家帮我看看，谢谢！#includevoid main(void){WDTCTL = WDTPW + WDTHOLD;// Stop watchdog timerP1DIR |= BIT0;// Set P1.0 to output directionP1IE
    hjl240 微控制器 MCU
    运算放大器电路固有噪声的分析与测量
    [font=楷体_GB2312][size=3][color=red]运算放大器电路固有噪声的分析与测量(第一部分)[/color][/size][/font][font=楷体_GB2312][size=3][b]第一部分：引言与统计数据评论[/b] [/size][/font][font=楷体_GB2312][size=3][/size][/font][font=楷体_GB2312][size=
    lixiaohai8211 模拟电子
    HELPER2416开发板——Fedora安装
    [color=#444444][font=Tahoma,]HELPER2416开发板收到4、5天了。刚忙完手头的东西，最近终于可以腾出时间来玩[/font][/color][color=#444444][font=Tahoma,]HELPER2416了。[/font][/color][color=#444444][font=Tahoma,]HELPER2416资料下完了。看了一下还是有点迷糊，资料
    ltbytyn 嵌入式系统
    状态机
    人人共享！
    alex002 嵌入式系统

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved