大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / FPGA Verilog开发实战指南——基于Intel Cyclone IV / 简单组合逻辑---半加器

本课程为精品课，您可以登录eeworld继续观看：
简单组合逻辑---半加器
登录

课程目录课程笔记

时长：27分7秒
日期：2025/02/23
收藏视频
上传者：MartinFowler
去评论

课程介绍

相关标签： FPGA Altera Intel Cyclone

野火 FPGA Verilog开发实战指南——基于Intel Cyclone IV

推荐视频

猜您喜欢

推荐帖子

EEWORLD大学堂----Microsemi FPGA开发工具——Libero集成开发环境详解: Microsemi FPGA开发工具——Libero集成开发环境详解：https://training.eeworld.com.cn/course/556; FPGAfans2015 嵌入式系统

cadence spb 16.2 pcb入门中文学习教程: cadence spb 16.2 pcb入门学习的朋友们要注意了！！; zhdming123 PCB设计

WinCE 4.2 中 File Server 的问题: 看到别人在 WinCE 4.2 中开启了 File Server ，于是我也想试试看。1、为操作系统加载了 File Server 组件；2、配置了注册表项；运行操作系统后，发现 smbserver.dll 文件已经在 \Windows 文件夹中了，但是在 PC 机中还是无法用\\WindowsCE\Share的方法访问设备中的共享文件夹。所以请问各位朋友：1、有人成功启用了WinCE 4.2 中; hbsunny78 嵌入式系统

新手求助，浪涌干扰问题: 做了一个控制器，其中有控制幕布电机。每当电机启停的瞬间会产生干扰，致使电路中的器件当机。电源是12V开关电源，测量电源输出能看到电机启停时候的浪涌干扰，附上截图正常电源波形，不操作电机。电机启动，这时候设备还没那么容易受到干扰电机停止新手求帮助，各路大仙帮帮忙！！; 吉安的心该有电源技术

怎样将FPGA的一个时钟信号变成多个时钟信号，求救啊: 就是把固有的时钟，变成三个一样时钟信号就行了; luoxinyu080314 FPGA/CPLD

STM32的优势主要有哪些？: STM32的优势主要有哪些？; chiwawa stm32/stm8

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

完成课时学习+分/次

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved