状态机实验-可编程ASIC设计（四川大学）-EEWORLD大学堂

课程介绍

相关标签： ASIC Verilog

《可编程ASIC设计》课程是针对现场可编程门阵列（FPGA）器件设计方法开发的实践类课程。随着集成电路的发展，可编程ASIC设计成为数字电路系统和数字信号处理类实验和实践课程的必要手段。课程学习以国内外流行的DE系列主板开发为主线，讲授FPGA的内部资源结构，开展Verilog HDL语言的学习，利用QuartusII等EDA软件开展数字逻辑电路、信号处理和SOPC系统设计案例学习。

课程注重电路设计实践和理论结合。以实例为学习中心，手把手教你学习硬件描述语言和FPGA设计开发技巧，SOPC数字系统和硬件加速的开发方法，增强创新设计、实践应用的能力。

猜您喜欢

推荐帖子

此板现在有官方QQ群吗？: 现在碰到个问题，怎么核芯板上焊接的是512M的SDRAM？是我查错了吗？不知道是不是有官方学习群，如果没有，我可以建立一个群友学习群; ethunter 嵌入式系统

【特大“杀人伪造矿难骗赔”案宣判】: [postbg]bg3.png[/postbg]【特大“杀人伪造矿难骗赔”案宣判】21名来自四川、云南等地的务工人员，在邯郸西部矿山组成一个团伙，在不到一年的时间内杀害4人，伪造矿难假象，冒用死者家属身份与矿主谈判私了，诈钱180万元。7日，5名主要成员犯故意杀人罪均被判处死刑，其他16名成员也被判处相应刑罚[img]static/image/hrline/1.gif[/img]这不就是电影盲井的; 白丁聊聊、笑笑、闹闹

在除 32.768kHz 以外的其它晶振频率下运行 MSP430: [b][size=4][color=rgb(51, 51, 51)][font=宋体] MSP430x3xx 器件经过专门设计，可以使用 32kHz 钟表晶振，然后从独立、内部数字控制振荡器 (DCO) 生成内部高速主时钟 (MCLK)。MCLK 通过使用内部锁频环 (FLL) 电路，可以根据用户设定的值在 MSP430x3xx 器件中自动趋于稳定。[/font][/color][color=rg; Aguilera 微控制器 MCU

注册TDK赢礼活动Bambook获奖名单及礼品发送公布: 活动详情：轻松注册TDK，尽享超值好礼！https://www.eeworld.com.cn/huodong/TDK201203/获奖名单1、以下5位为获得汉王Bambook电子书的幸运儿，奖品已发出，请注意查收。恭喜以上5位幸运的朋友。:victory:2、获得U盘的朋友，礼品已经发出，请注意查收。如果在2周内，仍然没有收到U盘，请自查：1）个人资料不完整、虚假导致无法寄出，将不再邮寄，损失将; EEWORLD社区综合技术交流

ARM9的A/D驱动问题: 请问一下ARM9中的A/D驱动程序中设置转换频率有什么用？最好能说一下原理; eris2007 ARM技术

发个用于查找分压电阻【E-24，E96】匹配的Matlab函数: [code]function findR(val,err,sel,area)%查找匹配电阻%val=R2/R1%err偏差%sel电阻选择，为1时使用1%电阻，为5时使用5%电阻%area数量级范围，1时在1~9.9内搜索，2时在1～99内搜索，3时在1～999内搜索%E96=round(10.^([0:95]/96)*100)/100%E24=round(10.^([0:23]/24)*10)/; weipingying TI技术论坛

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 可编程ASIC设计（四川大学） / 状态机实验

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多