verilog HDL建模实例-可编程ASIC设计（四川大学）-EEWORLD大学堂

课程介绍

相关标签： ASIC Verilog

《可编程ASIC设计》课程是针对现场可编程门阵列（FPGA）器件设计方法开发的实践类课程。随着集成电路的发展，可编程ASIC设计成为数字电路系统和数字信号处理类实验和实践课程的必要手段。课程学习以国内外流行的DE系列主板开发为主线，讲授FPGA的内部资源结构，开展Verilog HDL语言的学习，利用QuartusII等EDA软件开展数字逻辑电路、信号处理和SOPC系统设计案例学习。

课程注重电路设计实践和理论结合。以实例为学习中心，手把手教你学习硬件描述语言和FPGA设计开发技巧，SOPC数字系统和硬件加速的开发方法，增强创新设计、实践应用的能力。

显示全部 ↓

用户评论

暂时无评论

猜您喜欢

推荐帖子

怎么使用光纤取信号？: 我想将一电流量通过光纤采样然后传输到一单片机，怎么实现啊？特别是有没有现成的模块啊？; micjevons 嵌入式系统

【N32L43x评测】8、Flash读\写\擦除——使用内部Flash存储数据: 1、flash规格本文使用的主芯片为N32L436RBL7，flash大小为128kflash分为64个page，编号0-63，每个page为2k。2、flash操作注意事项（1）写、擦除操作必须打开HSI时钟；（2）写操作仅支持32位，擦除至少以1个page位单位进行；（3）等待周期，本文配置的HCLK为108MHZ，所以设置等待周期为3。3、代码实现//PAGE 0-630x0800 0000; freeelectron 国产芯片交流

MSP430单片机调试经验汇总3: 液晶段码与管脚的对应关系昨天调试段码液晶的时候出现一个问题，液晶显示乱码。该段式液晶可显示9位数字，使用的是4-MUX方式。现象：当液晶端口寄存器选择值设置为小于等于0x0f时，液晶能够正常显示，但此时只能显示8位数字.如果寄存器值设置为大于0x0f，液晶显示就会乱。分析：检查电路，没有发现任何不合适的地方，程序也是没有问题的。最后发现在液晶端口寄存器位选择时有一句话，当该位置1时，该端口只能作为; tiankai001 微控制器 MCU

R5F0C908 CS+,for CA CX,芯片选型: 刚接触瑞萨的芯片。公司用的R5F0C908，不在主系列，R78系列，没有这个的库文件，无法选型。内核是R78的，我想用代码生成工具，搭建环境时我应该选哪个芯片。；还有，CS+建工程是不是必须使用代码生成工具，搭建外围电路？？; 54xugege 瑞萨电子MCU

DXP装不上的感悟: 这几天电脑坏了，我重新装了，但装到DXP 2004时，就是破解不了。网上也有破解不了的。后了下了好多个版本，都是破解不了。我要想放弃的时候，一个安装说明提醒了我。protel dxp2004下载|protel dxp2004 简体中文破解版在winxp系统下，软件破解方法如下：1、下载解压，得到“protel dxp2004原程序”、“汉化补丁”、“元件库” 和“注册机”等文件夹；2、进入原程序文; ddllxxrr PCB设计

RS-485端口的EMC设计: [align=left][font=微软雅黑]在[/font]RS-485端口的EMC设计中，我们需要重点考虑三个因素：静电放电(ESD)、电快速瞬变(EFT)和浪涌（Surge）。国际电工委员会(IEC)规范定义了一组EMC抗扰度要求，这组规范包括以下三种类型的高电压瞬变，设计人员需要确保数据通信线路不受这些瞬变的损害。[/align][align=left] [/align][align=l; langtuodianzi 工控电子

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 可编程ASIC设计（四川大学） / verilog HDL建模实例

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多