课程介绍
相关标签: ASIC Verilog
《可编程ASIC设计》课程是针对现场可编程门阵列(FPGA)器件设计方法开发的实践类课程。随着集成电路的发展,可编程ASIC设计成为数字电路系统和数字信号处理类实验和实践课程的必要手段。课程学习以国内外流行的DE系列主板开发为主线,讲授FPGA的内部资源结构,开展Verilog HDL语言的学习,利用QuartusII等EDA软件开展数字逻辑电路、信号处理和SOPC系统设计案例学习。

    课程注重电路设计实践和理论结合。以实例为学习中心,手把手教你学习硬件描述语言和FPGA设计开发技巧,SOPC数字系统和硬件加速的开发方法,增强创新设计、实践应用的能力。
推荐视频

    猜您喜欢

    推荐帖子

    邀请函|逛安富利人工智能云会展,在线看干货,赢好礼!
    小伙伴们,安富利人工智能云会展正式上线啦!为期两个月的展览将为您带来一场人工智能和机器学习的技术盛宴。通过会展,您将了解到人智能和机器学习的(AI/ML)的未来趋势、关键技术以及视频处理,预测分析和语音处理等应用解决方案,全面覆盖智慧城市,智能家居,智能汽车,智能工业、智慧医疗等领域。逛安富利人工智能云会展,在线看干货还能赢好礼!活动时间:即日起2021年5月19日逛展有礼: 点击 立即逛展 ,填
    EEWORLD社区 嵌入式系统
    无功功率的影响和谐波的危害
    1.无功功率的影响   (1)无功功率的增加,会导致电流增大和视在功率增加,从而使发电机、变压器及其他电气设备容量和导线容量增加。 。同时,电力用户的起动及控制设备、测量仪表的尺寸和规格也要加大。   (2)无功功率的增加,使总电流增大,因而使设备及线路的损耗增加,这是显而易见的。   (3)使线路及变压器的电压降增大,如果是冲击性无功功率负载,还会使电压产生剧烈波动,使供电质量严重降低。   2
    eeleader 工业自动化与控制
    关于MSP430掉电上电的问题
    我使用MSP430f2132 + NRF905进行数据发送,在Debugger模式下数据发送都正常,运行中从Debugger模式退出也是正常的。从Debugger模式退出后,重新上电,就没有数据发送出来了。已测试接收端正常。代码只是通过定时器定时发送数据,没有低功耗模式。看了很多帖子,大家遇到这个问题的也蛮多,但还是没有解决这个问题。不知道是否是关于POR这一块的问题呢?
    wking 微控制器 MCU
    哪位大侠能帮忙给出ControlPanel例子的sd卡上文件制作步骤?(de1-soc)
    如题,我想在这个例子的画面上加上控制GPIO0,1上的自己设备,按友晶的教程貌似必须重新生成卡上的devicetree文件socfpga.dtb. 狂搜网上,无果。
    dingfutuo FPGA/CPLD
    fsdb超过2g的问题
    fsdb文件貌似不能超过2g,问题是我现在有一个数据量很大的仿真case,我又想看看出错的波形,怎么办呢?有没有什么办法把fsdb分成若干小的文件(我用的是modelsim)。请大虾指教!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
    eeleader-mcu FPGA/CPLD
    vga布板
    最近做了一块有关VGA的视频处理板,但图像老是出现水波纹,怀疑是跟布局布线有关。请教高手对这方面加以指点,不胜感激!
    xianyunyehe216 PCB设计

    推荐内容

    热门视频更多

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved