时钟ip核实验ip核创建

本课程为精品课，您可以登录eeworld继续观看：
时钟ip核实验ip核创建
登录

时长：31分24秒
日期：2024/01/28
收藏视频
上传者：Lemontree
去评论

课程介绍

相关标签： FPGA Zynq

第1讲 ZYNQ简介
第2讲开发板资源介绍
第3讲 Vivado软件的安装
第4讲 Vivado软件的使用
第5讲 Vivado软件的硬件调试
第6讲 Vivado Simulator仿真软件的使用
第7讲创建时序约束文件
第8讲 ModelSim软件的安装
第9讲 ModelSim软件的使用
第10讲 LED灯闪烁实验
第11讲按键控制LED灯实验
第12讲按键控制蜂鸣器实验
第13讲触摸按键控制LED灯实验
第14讲呼吸灯实验
第15讲时钟IP核实验
第16讲 RAM IP 核实验
第17讲 FIFO IP 核实验
第18讲 UART串口通信
第19讲 RS485通信实验
第20讲 RGB LCD彩条显示实验
第21讲 LCD字符和图片显示实验
第22讲 HDMI彩条显示实验
第23讲 HDMI方块移动显示实验
第24讲 EEPROM读写测试实验
第25讲 RTC时钟实验
第26讲频率计实验
第27讲高速ADDA实验
第28讲 IO扩展板实验
第29讲 MDIO接口读写测试实验
第30讲以太网ARP测试实验
第31讲以太网UDP测试实验
第32讲基于OV7725的以太网视频传输实验
第33讲基于OV5640的以太网视频传输实验

显示全部 ↓

推荐视频

猜您喜欢

推荐帖子

自己做的STM8批量离线烧录器: [backcolor=rgb(239, 245, 249)]自己做的STM8批量离线烧录器,自己弄了一个外壳给它，目前可以支持16路同时烧录，速度很快，内存只有8M，基本支持所有STM8芯片型号。[/backcolor][backcolor=rgb(239, 245, 249)]一个完善的烧录器需要有什么功能啊？会不会有人需要这样的东西啊？[/backcolor]; 曾似繁 stm32/stm8

城主，关于105的CAN问题: 105带有2路CAN，在MDK 4.10B的环境下可以模拟调试，但是只能用FIFO0,FIFO1不能使用，使用FIFO1时不能正常首发数据，是不是和MDK的版本有关，MDK4.12 不能模拟调试，不论是官方的例程或是自己建立的工程，难道105的CAN只能使用FIFO0吗？以下是初始化程序CAN_FilterInitStructure.CAN_FilterNumber = 0;CAN_FilterI; eaglewxy stm32/stm8

Cyclone V开发板试用报告五 SDI设计: [align=left][color=#000000]这篇主要是关于[font=Calibri]SDI[/font]的。[font=Calibri]SDI[/font]（串行数字接口）主要用于专业视音频领域，比如广播电视行业。近年来，随着监控领域的发展，传统的模拟摄像头采用的[font=Calibri]CVBS[/font]接口渐渐由数字高清[font=Calibri]SDI[/font]接口取代; guoyuboy FPGA/CPLD

关于static全局变量: [i=s] 本帖最后由 dontium 于 2015-1-23 13:40 编辑 [/i]在DSP的C编程中,定义的static全局变量，为什么在.map文件里看不到分配空间？static全局变量是动态变量还是静态变量？; jiafa 模拟与混合信号

求助：ARM7 44b0里面外部中断和定时器中断谁的优先级高些？: ARM7 44b0，采用的是无向量的IRQ中断模式。问一下：外部中断和定时器中断谁的优先级高些？仔细看了下手册，没看明白。外部中断属于mGA,定时器中断属于mGC,mGA、mGC谁的优先级高？手册里说优先级的高低是可编程的，怎么来编？需要设置什么寄存器吗？没找到对应的寄存器啊？高手帮我分析下，谢谢！; suery ARM技术

学电子的女生原来可以这样: jishuaihu 聊聊、笑笑、闹闹

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 正点原子领航者ZYNQ视频第一期FPGA设计篇 / 时钟ip核实验ip核创建

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多