FIFO IP 核实验程序设计

本课程为精品课，您可以登录eeworld继续观看：
FIFO IP 核实验程序设计
登录

时长：38分2秒
日期：2024/01/28
收藏视频
上传者：Lemontree
去评论

课程介绍

相关标签： FPGA Zynq

第1讲 ZYNQ简介
第2讲开发板资源介绍
第3讲 Vivado软件的安装
第4讲 Vivado软件的使用
第5讲 Vivado软件的硬件调试
第6讲 Vivado Simulator仿真软件的使用
第7讲创建时序约束文件
第8讲 ModelSim软件的安装
第9讲 ModelSim软件的使用
第10讲 LED灯闪烁实验
第11讲按键控制LED灯实验
第12讲按键控制蜂鸣器实验
第13讲触摸按键控制LED灯实验
第14讲呼吸灯实验
第15讲时钟IP核实验
第16讲 RAM IP 核实验
第17讲 FIFO IP 核实验
第18讲 UART串口通信
第19讲 RS485通信实验
第20讲 RGB LCD彩条显示实验
第21讲 LCD字符和图片显示实验
第22讲 HDMI彩条显示实验
第23讲 HDMI方块移动显示实验
第24讲 EEPROM读写测试实验
第25讲 RTC时钟实验
第26讲频率计实验
第27讲高速ADDA实验
第28讲 IO扩展板实验
第29讲 MDIO接口读写测试实验
第30讲以太网ARP测试实验
第31讲以太网UDP测试实验
第32讲基于OV7725的以太网视频传输实验
第33讲基于OV5640的以太网视频传输实验

显示全部 ↓

推荐视频

猜您喜欢

推荐帖子

LED魔术摇棒设计: [i=s] 本帖最后由 paulhyde 于 2014-9-15 09:06 编辑 [/i][b][font=Times New Roman]在网上找到的一个设计任务，大家一起来讨论一下啊！[/font][/b][b][/b][b][font=宋体]1．设计任务[/font][/b][font=宋体]设计一个[/font][font=Times New Roman]LED[/font][font=; submars 电子竞赛

~ccs总提示debug assertion failed: ~ccs总提示debug assertion failed你是怎么解决的？; huyu0427 DSP 与 ARM 处理器

为什么运放一般要反比例放大？: [size=4]反相输入法与同相输入法的重大区别是：[/size][size=4]反相输入法，由于在同相端接一个平衡电阻到地，而在这个电阻上是没有电流的(因为运算放大器的输入电阻极大)，所以这个同相端就近似等于地电位，称为“虚地”，而反相端与同相端的电位是极接近的，所以，在反相端也存在“虚地”。有虚地的好处是，不存在共模输入信号，即使这个运算放大器的共模抑制比不高，也保证没有共模输出。而同相输入接; Jacktang 模拟与混合信号

ESP32-C3的移植已经开始了: 在官方源码中，已经开始测试 risc-v 架构的 ESP32-C3了。esp32: Add initial support for ESP32C3 SoCs (WIP)#7438MicroPython v1.16-8-gb90323803-dirty on 2021-06-22; ESP32C3 module with ESP32C3Type "help()" for more informati; dcexpert MicroPython开源版块

LCD显示！: 嘿各位：谁有形如下面的字库吗？有的话发给我好吗？我的油箱 xumanchenjun@126.comunsigned char LCD_Num1[LCDCHLENGTH][LCDCHWIDTH]={0,0,1,0,0,0,1,1,0,0,0,0,1,0,0,0,0,1,0,0,0,0,1,0,0,0,0,1,0,0,0,1,1,1,0,0,0,0,0,0,};; skyairllly 嵌入式系统

又没那个网址是对通用定时器原理图详细的讲解，能否发一下: 又没那个网址是对通用定时器原理图详细的讲解，能否发一下，个人强迫，原理想搞懂，谢谢了！！！！！！！！！！！！; electrics stm32/stm8

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 正点原子领航者ZYNQ视频第一期FPGA设计篇 / FIFO IP 核实验程序设计

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多