RTC时钟实验程序设计

本课程为精品课，您可以登录eeworld继续观看：
RTC时钟实验程序设计
登录

时长：34分18秒
日期：2024/01/28
收藏视频
上传者：Lemontree
去评论

课程介绍

相关标签： FPGA Zynq

第1讲 ZYNQ简介
第2讲开发板资源介绍
第3讲 Vivado软件的安装
第4讲 Vivado软件的使用
第5讲 Vivado软件的硬件调试
第6讲 Vivado Simulator仿真软件的使用
第7讲创建时序约束文件
第8讲 ModelSim软件的安装
第9讲 ModelSim软件的使用
第10讲 LED灯闪烁实验
第11讲按键控制LED灯实验
第12讲按键控制蜂鸣器实验
第13讲触摸按键控制LED灯实验
第14讲呼吸灯实验
第15讲时钟IP核实验
第16讲 RAM IP 核实验
第17讲 FIFO IP 核实验
第18讲 UART串口通信
第19讲 RS485通信实验
第20讲 RGB LCD彩条显示实验
第21讲 LCD字符和图片显示实验
第22讲 HDMI彩条显示实验
第23讲 HDMI方块移动显示实验
第24讲 EEPROM读写测试实验
第25讲 RTC时钟实验
第26讲频率计实验
第27讲高速ADDA实验
第28讲 IO扩展板实验
第29讲 MDIO接口读写测试实验
第30讲以太网ARP测试实验
第31讲以太网UDP测试实验
第32讲基于OV7725的以太网视频传输实验
第33讲基于OV5640的以太网视频传输实验

显示全部 ↓

用户评论

暂时无评论

猜您喜欢

推荐帖子

ADC模块误差的定义、影响和校正方法: [backcolor=white][color=#000000][font=Arial, Microsoft YaHei, 微软雅黑, SimSun, 宋体, sans-serif]ADC[/font]模块是一个12位、具有流水线结构的模数转换器，用于控制回路中的数据采集。本文提出一种用于提高TMS320F2812ADC精度的方法，使得ADC精度得到有效提高。1 ADC模块误差的定义及影响分析1.; Jacktang 模拟与混合信号

真正大幅改善音频重放系统失真的办法: 传统的音频重放系统中，放大器是闭环的，总谐波失真普遍低至0.01%甚至更低，而电-声器件是开环的，其总谐波失真在1%量级，为系统瓶颈。方案这样做: 播放器音源放在发烧友的耳朵上，播放器上装一个不错的咪头，对烧友耳朵边的声音进行采样，插入播放器处理，修正音箱的失真。当然了，还得作近场抑制处理，烧友本人摇头晃脑陶醉情不自禁唱出的声音，要被处理掉瞎想的，估计很难弄，不然已经会有产品了，烧友的钱很好赚的; PowerAnts 模拟电子

几乎零基础，学FPGA，到能简单编程，要多久: 项目需要，可能要学习FPGA。之前，学校里接触过Verilog。基本没印象了。工作后一直都用c.学过一段时间Java，网页编程方面。电路略懂一点。做过一些原理图设计，和layout。没人带，如果现在开始自学，按照努力或拼命的程度来算，到能够编写很简单的代码，运行正常。大概要多久呢?求指点啊。:congratulate:; ienglgge FPGA/CPLD

版主帮看看为什么通过IAP写的应用程序无法运行: 帮忙看看IAP.rar (383.54 KB)下载次数:92010-7-19 10:45IO.rar (373.27 KB)下载次数:22010-7-19 10:45; zbashore stm32/stm8

PT2262和72对，怎么用在无线上呢: 要求载波频率小于30M; os_mcu_i RF/无线

关于125KHZ RFID的疑问: 我做的125KHZ的RFID读头，在晶振为11.0592MHz下，读一切正常，但是我把晶振频率提高到18.432MHz时就不能读了，真心求教！！！！！#include#includesbit LED=P0^0;//指示灯sbit INPORT=P1^0;//解码输入//用来区分脉冲宽度的参数#define TIME0050#define TIME05260#define TIME10550bit; 李俊锋 51单片机

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 正点原子领航者ZYNQ视频第一期FPGA设计篇 / RTC时钟实验程序设计

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多