以太网PHY芯片简介（第二讲）

本课程为精品课，您可以登录eeworld继续观看：
以太网PHY芯片简介（第二讲）
登录

时长：17分49秒
日期：2024/01/28
收藏视频
上传者：Lemontree
去评论

课程介绍

相关标签： FPGA Zynq

第1讲 ZYNQ简介
第2讲开发板资源介绍
第3讲 Vivado软件的安装
第4讲 Vivado软件的使用
第5讲 Vivado软件的硬件调试
第6讲 Vivado Simulator仿真软件的使用
第7讲创建时序约束文件
第8讲 ModelSim软件的安装
第9讲 ModelSim软件的使用
第10讲 LED灯闪烁实验
第11讲按键控制LED灯实验
第12讲按键控制蜂鸣器实验
第13讲触摸按键控制LED灯实验
第14讲呼吸灯实验
第15讲时钟IP核实验
第16讲 RAM IP 核实验
第17讲 FIFO IP 核实验
第18讲 UART串口通信
第19讲 RS485通信实验
第20讲 RGB LCD彩条显示实验
第21讲 LCD字符和图片显示实验
第22讲 HDMI彩条显示实验
第23讲 HDMI方块移动显示实验
第24讲 EEPROM读写测试实验
第25讲 RTC时钟实验
第26讲频率计实验
第27讲高速ADDA实验
第28讲 IO扩展板实验
第29讲 MDIO接口读写测试实验
第30讲以太网ARP测试实验
第31讲以太网UDP测试实验
第32讲基于OV7725的以太网视频传输实验
第33讲基于OV5640的以太网视频传输实验

显示全部 ↓

用户评论

暂时无评论

猜您喜欢

推荐帖子

【设计工具】浙大vrilogHDL: 8fu8 FPGA/CPLD

高电平有效低电平有效强制高强制低: 在学习2812DSP的事件管理器，书上关于通用定时器的比较输出有这样的描述：“通用定时器的比较输出可以高电平有效，低电平有效，强制高，强制低。当比较输出高（低）电平有效时，在第一次比较匹配时，比较输出由低变高（由高变低）。[backcolor=rgb(0, 255, 255)]如果通用定时器配置为递增/递减计数模式，则在第二次比较匹配或者周期匹配时，比较输出从高到低（从低到高）[/backcolo; 木木木JS 单片机

CS+下载时找不到动态链接库: [img]file:///C:\Users\WPJ\Documents\Tencent Files\594049947\Image\Group\MS(A0BZX%Z{3IMGTU[C6@$2.png[/img][img]file:///C:\Users\WPJ\Documents\Tencent Files\594049947\Image\Group\MS(A0BZX%Z{3IMGTU[C6@$2; worldwpj 瑞萨电子MCU

DSPf28335的板子能做些什么呢？: 在把DSPf28335上的所有模块学完之后，可以做一些什么呢？或者说可以做些什么样的应用; zhuhaow DSP 与 ARM 处理器

封装放置问题: [i=s] 本帖最后由刘小天于 2019-5-23 19:33 编辑 [/i][media=x,500,375][/media]我也是醉了本来是好好的不知道是是的操作到了哪里就变成放置封装默认25度了就图片不知道有谁遇到同样的问题吗注意观察还发现封装位号也没有显示; 刘小天 PCB设计

何时才是真的"足够好"？: [p=16, null, left][color=rgb(51, 51, 51)][font=Arial, Helvetica, sans-serif, 宋体][size=4]在您很难为消费类电路（如[b]图 [/b][b]1 [/b]所示的温度传感器电路）选择器件时，只要为每个插槽选择绝对最佳性能的部件就可迅速解决这一问题。这种说法是真还是假？这种逻辑会让您深信：您的电路一开始就会正常工作。然而; wstt 模拟电子

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 正点原子领航者ZYNQ视频第一期FPGA设计篇 / 以太网PHY芯片简介（第二讲）

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多